[发明专利]一种基于与或非结构的可编程逻辑单元

权利要求书

1.一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能，通过多级互连，可实现任何逻辑功能表达式；

其中，所述与或非基本单元包括：上拉网络pFET逻辑电路模块和下拉网络nFET逻辑电路模块；上拉网络pFET逻辑电路模块包括至少一个第一pFET至至少一个第五pFET管；

所述至少一个第一pFET管和至少一个第三pFET管的源极接电源，所述至少一个第一pFET管的漏极接至少一个第二pFET管和至少一个第五pFET管的源极，所述至少一个第三pFET管的漏极接至少一个第四pFET管的源极和所述至少一个第五pFET管的漏极，所述至少一个第二pFET和所述至少一个第四pFET管的的漏极信号线y端；所述至少一个第一pFET和至少一个第二pFET管的栅极分别接所述第一输入数据和SRAM存储单元的输出控制信号中的一个，所述至少一个第三pFET至至少一个第四pFET管至少之一的栅极接所述第二输入数据，至少一个第五pFET管的栅极接所述SRAM存储单元的输出控制信号的反相信号。

2.如权利要求1所述的基于与或非结构的可编程逻辑单元，其中，所述至少一个第一pFET管的栅极接第一输入数据，至少一个第二pFET管的栅极接SRAM存储单元的输出信号，所述至少一个第三pFET管的栅极接SRAM存储单元的输出信号，至少一个第四pFET管的栅极接第二输入数据。

3.如权利要求1所述的基于与或非结构的可编程逻辑单元，其中，所述至少一个第一pFET管的栅极接第一输入数据，至少一个第二pFET管的栅极接SRAM存储单元的输出信号，所述至少一个第三pFET管和至少一个第四pFET管的栅极接第二输入数据。

4.如权利要求1-3任一项所述的基于与或非结构的可编程逻辑单元，其中，所述下拉网络nFET逻辑电路模块包括至少一个第一nFET至至少一个第五nFET管；

所述至少一个第一nFET管和至少一个第三nFET管的漏极接信号线y端，所述至少一个第一nFET管的源极接至少一个第二nFET管和至少一个第五nFET管的漏极，所述至少一个第三nFET管的源极接至少一个第四nFET管的漏极和所述至少一个第五nFET管的源极，所述至少一个第二nFET和所述至少一个第四nFET管的源极接地；所述至少一个第一至至少一个第二nFET管的栅极分别接所述第一输入数据和SRAM存储单元的输出控制信号中的其中之一，所述至少一个第三nFET至至少一个第四nFET管至少之一的栅极接所述第二输入数据，至少一个第五nFET管的栅极接所述SRAM存储单元的输出控制信号的反相信号。

5.如权利要求4所述的基于与或非结构的可编程逻辑单元，其中，所述至少一个第一nFET管的栅极接第一输入数据，至少一个第二nFET管的栅极接SRAM存储单元的输出信号，所述至少一个第三nFET管的栅极接SRAM存储单元的输出信号，至少一个第四nFET管的栅极接第二输入数据。

6.如权利要求4所述的基于与或非结构的可编程逻辑单元，其中，所述至少一个第一nFET管的栅极接第一输入数据，至少一个第二nFET管的栅极接SRAM存储单元的输出信号，所述至少一个第三nFET管和至少一个第四nFET管的栅极接第二输入数据。

7.如权利要求1或2或3或5或6所述的基于与或非结构的可编程逻辑单元，其中，当SRAM存储单元的输出控制信号为高电平时，所述上拉网络pFET逻辑电路模块实现第一输入数据和第二输入数据“或非”操作的pFET电路逻辑功能，所述下拉网络nFET逻辑电路模块实现第一输入数据和第二输入数据“或非”操作的nFET电路逻辑功能；当SRAM存储单元的输出控制信号为低电平时，所述上拉网络pFET逻辑电路模块实现第一输入数据和第二输入数据“与非”操作的pFET电路逻辑功能，所述下拉网络nFET逻辑电路模块实现第一输入数据和第二输入数据“与非”操作的nFET电路逻辑功能。

8.如权利要求4所述的基于与或非结构的可编程逻辑单元，其中，当SRAM存储单元的输出控制信号为高电平时，所述上拉网络pFET逻辑电路模块实现第一输入数据和第二输入数据“或非”操作的pFET电路逻辑功能，所述下拉网络nFET逻辑电路模块实现第一输入数据和第二输入数据“或非”操作的nFET电路逻辑功能；当SRAM存储单元的输出控制信号为低电平时，所述上拉网络pFET逻辑电路模块实现第一输入数据和第二输入数据“与非”操作的pFET电路逻辑功能，所述下拉网络nFET逻辑电路模块实现第一输入数据和第二输入数据“与非”操作的nFET电路逻辑功能。