[发明专利]一种高相噪性能的自偏置锁相环电路

说明书

技术领域

本发明涉及电子技术。

背景技术

JohnG.Maneatis1996年发表在IEEEJOURNALOFSOLID‐STATE CIRCUITS上的名为《Low‐JitterProcess‐IndependentDLLandPLLBased onSelf‐BiasedTechniques》的文献，其锁相环架构的电路框图和小信 号模型如图1、2所示。

对图1、2的分析可得：

V_BP＝V₁+I_CH×R

V₁＝I_CH×1/sC₁

VBP=ICH×1s×C1+ICH×R]]>

即VBP=ICH×1+s×R×C1s×C1]]>

从上式可知其传递函数为分子中出现了零点，与图3中电阻电容的串联效果一致，从而解决了系统的稳定性问题。其不足之处在于，依然存在高频噪声对相噪产生较大不良影响的问题。

发明内容

本发明所要解决的技术问题是，提出一种能够更好的滤除高频噪 声的自偏置锁相环。

本发明解决所述技术问题采用的技术方案是，一种高相噪性能的 自偏置锁相环，包括分频器、鉴频鉴相器、第一电荷泵、第二电荷泵、 偏置产生电路和电压控制振荡器，第一电荷泵的输出端连接偏置产生 电路，第二电荷泵的输出端连接电压控制振荡器，第二电荷泵的输出 端还通过第二电容C2接固定电平。

本发明在现有技术的锁相环的开环传递函数的基础上为了提高 其滤除高频噪声的能力，提出了新的结构，即增加一个极点。该方法 在基于JohnG.Maneatis提出的锁相环电路结构上，在第二个电荷泵 输出添加一个电容，就可构造出开环传递函数在零点后多一个极点， 最终实现滤除高频噪声，提高锁相环相噪性能。

附图说明

图1是现有技术的电路框图。

图2是现有技术的小信号模型图。

图3是现有技术自偏置锁相环的低通滤波器模型图。

图4是本发明的自偏置锁相环的低通滤波器模型图。

图5是本发明的电路框图。

图6是本发明的小信号模型图。

具体实施方式