[发明专利]DDR地址映射系统和方法

说明书

本发明提供一种DDR地址映射系统，在【row，bank，col】的地址映射方式基础上把各模块访问DDR的空间进行重排，可以实现各模块对DDR的访问规划到不同的bank，且占用指定的空间大小。本发明还相应地提供了一种DDR地址映射方法，既能提高DDR的效率，又不造成DDR空间的浪费。

技术领域

本发明涉及芯片设计领域，尤其涉及一种DDR地址映射系统和方法。

背景技术

在移动终端中，为了完成移动通信、本地应用等功能，有众多的模块会访问DDR。众多模块例如包括多核应用处理器、GPU、DISPLAY、DSP、DMA等，随着SDR(软件无线电)的发展以及移动通信速率的提高，移动终端的通信处理需要更多的DSP、高层处理器、信号处理加速器、DMA等模块，这些模块都会访问DDR。在极端情况下，会有多个模块访问DDR的同一个bank(块)的不同行，由于一个bank只允许同时激活1行，所以会造成DDR不断进行关闭行、激活行的过程，严重影响DDR的效率，同时也会增加DDR的功耗。

DDR的空间地址映射方式为【bank，row，col】或者【row，bank，col】，要对DDR的某个地址进行读写操作时，必须先激活所在的row，而一个bank只能同时有一个row(行)保持激活状态，如果要访问该bank的另外一个row，必须先关闭原先激活的row，然后才能激活将要访问的row，激活和关闭动作太多，就会极大降低DDR的效率。在某些系统里，对DDR效率要求比较高，采用【bank，row，col】的地址映射方式，然后将各模块访问DDR的空间规划到不同的bank里，这样就不会出现频繁激活和关闭row的动作，从而大大提高DDR的效率。然而，DDR的bank数量是有限的，每个bank都是固定的大小，各模块实际可能只使用很小的空间，这种方式就造成了大量空间的浪费，在消费类终端里是不实用的。因此，在终端系统中为了减少bank冲突的可能性，一般会采用【row，bank，col】的地址映射方式，这方式bank不是在地址的高位，大大减少了bank冲突的可能性，但是并不能消除这种可能性，在移动终端里，某些通信模块对DDR访问的实时性比较高，即使是低概率的DDR效率降低，也可能引起通信模块的死机。

发明内容

为解决现有技术存在的问题，本发明提供了一种DDR地址映射系统，通过row，bank，col方式进行地址映射，其中row代表行地址，col代表列地址，bank代表块地址，且不同模块访问所述DDR的地址位于不同的块。

可选的，所述不同模块至少包含数字信号处理器、CPU、信号处理加速器、GPU和DMA其中之二。

可选的，所述不同模块属于同一移动终端。

可选的，不同模块访问所述DDR的地址位于不同的块的实现方式是：在DDR的指定地址空间内进行地址重排，使得该空间内通过bank，row，col的方式进行地址映射。

可选的，在所述指定地址空间内进行地址重排时，将所述指定地址空间平均分配给多个块。

可选的，通过规定所述指定地址空间的起始地址大小和所述指定地址空间的大小获取所述指定地址空间。

可选的，所述指定地址空间的大小为所述指定地址空间的起始地址不为零时，其大小为

其中，N、M为整数，N为设定重排空间的行的bit数，N_bank为所述DDR的bank的数量2的对数，N_col为所述DDR的col的大小的2的对数，N_bus为所述DDR总线的大小的2的对数，DDR总线的大小以byte为单位。

可选的，不同模块访问所述DDR的地址位于不同的块的实现方式是：将同一模块访问的某一段地址划分至同一个块，其余地址做适应性调整。