[发明专利]一种基于与或非结构的可编程逻辑单元

说明书

本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉网络pFET逻辑电路模块和下拉网络nFET逻辑电路模块；上拉网络pFET逻辑电路模块包括至少一个第一至至少一个第五pFET管，所述下拉网络nFET逻辑电路模块包括至少一个第一至至少一个第五nFET管。本发明采用可编程与或非门作为基本逻辑锥单元，所需的管子数目小于与非锥结构，面积更小，信号所需通过的电路级数少，速度优，延时差异小，通过调整管子参数使得实现不同功能时延时接近相同。

技术领域

本发明属于计算机可编程逻辑技术领域，尤其涉及一种基于与或非(NANDOR)结构的可编程逻辑单元。

背景技术

可编程逻辑器件发展至今，已成为数字电路必不可少的实现媒介。可编程器件灵活的可编程能力使其可配置实现不同的逻辑功能，满足不同用户的功能需求。随着制造工艺的进步，可编程逻辑器件的性能不断提升。此外，可编程逻辑器件还具有较短的产品开发时间。上述优点使得可编程逻辑器件被广泛用于不同应用领域。

可编程逻辑器件主要由可编程逻辑模块(Configurable Logic Block，CLB)与可编程互连模块组成。CLB实现应用电路中的子逻辑功能，而可编程互连模块将各个子逻辑连接以形成完整的应用电路逻辑功能。

目前主流的FPGA芯片的可编程逻辑单元(Logic Element，LE)通常通过查找表结构实现，如图1所示为一种典型的4输入查找表结构的可编程逻辑单元100的实现方式。可编程逻辑单元LUT4由1个多路选择器MUX16S1(16选1)110和16个SRAM存储单元121构成，其中多路选择器MUX16S1 110由5个MUX4S1(4选1)120构成。输入端接入信号，当存储单元SRAM121配置为不同值时，能够实现不同的可编程功能。这种结构的可编程逻辑单元有着强大的可编程能力，但是其高度的灵活性也带来了相应的面积、时延等性能开销。同时由于这种可编程逻辑单元结构仅有一个输出端，当查找表的可编程功能存在冗余时，无法复用可配置资源。

因此，瑞士洛桑联邦理工大学的Hadi Parandeh等人首先提出了一种基于与非锥(And-Inverter Cone，AIC)结构的FPGA逻辑单元(美国专利US 8,836,368 B2)。如图2所示，以一个3级的AIC逻辑锥AIC3 200为例，AIC3由4个底层AIC单元(Bottom AIC Element，EAE)210和3个基本AIC单元(Basic AIC Element，BAE)220组成。其中，基本AIC单元220由一个二输入与非门221、一个反相器222，一个二输入选择器223、一个SRAM配置单元224组成；底层AIC单元210实际上包含了一个基本AIC单元220，其余部分电路由两个二输入选择器211、两个个反相器212、两个SRAM配置单元213组成。一个AIC3 200有8个输入端i0～i7，当存储单元SRAM配置成为不同值时，AIC3能够实现不同的逻辑功能。示例中AIC3从至少一个第二层开始输出，至少一个第一层次的运算结果并不输出。由于任何函数通过逻辑运算都能够改写成为与非单元的组合表达式。因而可将任意的函数映射到AIC组合结构上。这种逻辑单元有着多输出多输入的特点，一方面能够满足多位宽输入的运算功能，同时能够很方便地利用中间的输出结果有效利用可编程资源。

其中基本AIC单元BAE220的实现形式通常如图3中300所示，相应的二输入与非门221、一个反相器222，一个二输入选择器223、一个SRAM配置单元224的电路实现形式如310、320、330、340所示。整个AIC单元BAE220需12个晶体管实现。

这种基于与非锥结构的可编程逻辑单元配置成为不同运算功能时，基本AIC单元将有着不同的路径选择，即是否通过反相器。不通过反相器，基本AIC单元实现了与非门的功能；选择通过反相器路径，基本AIC单元则实现了与门的功能。在延时路径上两种配置有着不同的延时性能，这给应用电路实现后期的时序约束带来了不便。