[发明专利]具有屏蔽栅的沟槽栅功率器件的制造方法

说明书

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅(Shield GateTrench，SGT)的沟槽栅功率器件的制造方法。

背景技术

如图1A至图1F所示，是现有具有屏蔽栅的沟槽栅功率器件的制造方法各步骤中 的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的沟槽栅结构， 包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表 面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。之 后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模 层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。

步骤二、如图1B所示，在深沟槽103的侧面和底部表面形成氧化层104。

步骤三、如图1C所示，在所述深沟槽103中填充源多晶硅，该源多晶硅即为作 为屏蔽栅的多晶硅。

步骤四、如图1D所示，将深沟槽103顶部区域的氧化层104去除。

步骤五、如图1E所示，形成栅氧化层和多晶硅栅106。多晶硅栅106即为沟槽栅。

步骤六、如图1F所示，形成阱区107，源区108，阱区接触区109，层间膜110， 接触孔111，正面金属层112，对正面金属层112光刻分别形成源极和栅极，其中源 极通过接触孔和底部的源区108、阱区接触区109以及源多晶硅105接触，栅极通过 接触孔和多晶硅栅106接触。

之后形成在半导体衬底101的背面形成漏区和背面金属层。

现有方法中，多晶硅栅106的一个侧面通过栅氧化层和阱区107隔离，阱区107 的被多晶硅栅106侧面覆盖的表面用于形成沟道。由图1F所示可知，上述现有方法 形成的多晶硅栅106仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直功率 器件能够增加工作电流；同时源多晶硅105填充于整个深沟槽中，源多晶硅105能形 成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率 特性。但是，上述现有方法中，多晶硅栅106的另一个侧面和源多晶硅105之间隔离 的氧化层即栅源隔离氧化层是和栅氧化层同时形成的，这使得栅源隔离氧化层和栅氧 化层一样薄，这会带来较大的栅源漏电。

发明内容

本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅功率器件的制造方 法，能形成侧壁多晶硅结构的多晶硅栅，能提高栅源隔离氧化层的厚度、减少栅源漏 电。

为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅功率器件的制造方法， 包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面形成硬质掩模层，采用光刻 工艺定义出栅极形成区域，采用刻蚀工艺将所述栅极形成区域的所述硬质掩模层去 除。

步骤二、以刻蚀后的所述硬质掩模层为掩模对所述半导体衬底进行第一次各向异 性刻蚀形成沟槽，在所述第一次各向异性刻蚀之后进行对所述半导体衬底进行第二次 各向同性刻蚀，所述第二次各向同性刻蚀将所述沟槽的宽度刻蚀到大于所述硬质掩模 层所定义的开口宽度。

步骤三、在所述沟槽的侧面和底部表面依次形成栅介质层和多晶硅栅，位于所述 沟槽两个侧面的所述多晶硅栅之间具有间距，所述多晶硅栅也延伸到所述沟槽外的所 述硬质掩模层表面。

步骤四、对所述多晶硅栅进行回刻，该回刻工艺将所述沟槽底部表面和所述沟槽 外部的所述硬质掩模层表面的所述多晶硅栅去除，所述回刻工艺后所述沟槽侧面的所 述多晶硅栅保留。

步骤五、以所述硬质掩模层为掩模对所述沟槽底部的所述半导体衬底进行第三次 各向异性刻蚀形成深沟槽。

步骤六、在所述深沟槽的侧面和底部表面以及所述多晶硅栅的侧面同时形成第一 氧化层。

步骤七、进行源多晶硅生长，所述源多晶硅将形成有所述第一氧化层的所述深沟 槽和所述沟槽完全填充。

进一步的改进是，步骤四所述回刻工艺后位于所述沟槽两个侧面的所述多晶硅栅 之间的间距大于等于所述硬质掩模层所定义的开口宽度。

进一步的改进是，步骤七之后，还包括如下步骤：

步骤八、将所述沟槽外的所述源多晶硅、所述第一氧化层和所述硬质掩模层都去 除并将所述半导体衬底表面露出。