[发明专利]一种同步时戳分发方法

说明书

技术领域

本发明涉及一种时戳分发方法，特别是涉及一种基于FPGA的同 步时戳分发方法方法。

背景技术

目前,许多测试系统都建立在分布式的网络环境之中,如果没有 一个统一、准确的时间标准,那么系统将很难正常的协调各子系统的 运行,因此,采用统一的时间标准是分布式测试系统的基本要求。

IEEE1588(PrecisionTimeProtocol,PTP)定义了一个在测试和控 制网络中,与网络通讯,本地计算和分配对象有关的精确同步时钟协 议,该协议既可以用于广域的以太网中,也可用于支持多点传送的局 域网中,能够实现微秒级的时间同步精度。现有的时戳分发方法在每 个接口均进行恢复时钟，其设计复杂，成本高。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供 一种简单且成本低的同步时戳分发方法。

为实现上述目的，本发明提供了一种同步时戳分发方法，按以下 步骤进行：

由时钟同步FPGA芯片进行时钟同步，产生基准的高精度时间信 息，将同步后的高精度时间信息分发到接口FPGA芯片；

接口FPGA芯片接收基准的高精度时间信息，根据测量出的传输 延时和计算出的串并转换过程损失的时间来调整时间偏移，恢复出原 始的高精度时间信息；

当检测到外部锁存请求命令后，接口FPGA芯片将恢复出的高精 度时间信息进行锁存输出。

较佳的，所述高精度时间信息为80bit二进制数，其中高48bit 时间信息单位为秒，低32bit时间信息单位为纳秒。

较佳的，所述传输延时由高精度示波器分别在数据发送和接收端 测量得到。

较佳的，所述串并转换过程损失的时间通过计算FPGA内部串并 转换过程所需的时钟周期得到。

较佳的，所述恢复出原始的高精度时间信息按以下步骤得到：

设定所述传输延时为△t1，所述串并转换过程损失的时间为△t2， 接口FPGA芯片接收到的时间信息为t，

计算t’＝t+△t1+△t2得到恢复出原始的高精度时间信息t’。

本发明的有益效果是：本发明大大降低了时戳分发的复杂度和设 计成本，并且保证了传输时延的精确测量。

附图说明

图1是本发明一具体实施例的整体框架示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明：

如图1所示，一种同步时戳分发方法，按以下步骤进行：

由时钟同步FPGA芯片进行时钟同步，产生基准的高精度时间信 息，将同步后的高精度时间信息分发到需要标记的接口FPGA芯片；

接口FPGA芯片接收基准的高精度时间信息，根据测量出的传输 延时和计算出的串并转换过程损失的时间来调整时间偏移，恢复出原 始的高精度时间信息；

当检测到外部锁存请求命令后，接口FPGA芯片将恢复出的高精 度时间信息进行锁存输出。

本实施例中，所述高精度时间信息为80bit二进制数，其中高 48bit时间信息单位为秒。低32bit时间信息单位为纳秒，用来表示 不满1秒的时间信息。

本实施例中，所述传输延时由高精度示波器分别在数据发送和接 收端测量得到。

本实施例中，所述串并转换过程损失的时间通过计算FPGA内部 串并转换过程所需的时钟周期得到。

本实施例中，所述恢复出原始的高精度时间信息按以下步骤得到：

设定所述传输延时为△t1，所述串并转换过程损失的时间为△t2， 接口FPGA芯片接收到的时间信息为t，计算t’＝t+△t1+△t2得到恢复 出原始的高精度时间信息t’。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的 普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修 改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技 术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案， 皆应在由权利要求书所确定的保护范围内。