[发明专利]一种柔性单层纳米薄膜忆阻器的制备方法

说明书

技术领域

本发明涉及一种单层纳米薄膜忆阻器的制备方法，尤其涉及一种柔性单层纳米薄膜忆阻 器的制备方法；属于微纳电子器件和非线性电路应用领域。

背景技术

忆阻器(记忆电阻)是继电阻、电容和电感进入主流电子领域后第四种无源电路元件， 是一个与磁通量和电荷相关的无源电路元件。早在1971年，国际非线性电路和细胞神经网络 理论先驱，LeonChua(蔡少棠)基于电路理论逻辑上的完整性，从理论上预言了忆阻器的存 在。2008年，惠普实验室首次在实验上构筑了忆阻器原型器件，证实了LeonChua有关忆阻 器的学说，引起了世界范围内的强烈关注。忆阻器具有新颖的非线性电学性质，并兼具密度 高、尺寸小、功耗低、非易失性等特点，被认为是发展下一代新型非易失性存储技术的理想 方案之一。因而成为信息、材料等领域的研究热点。此外，忆阻器的阻变行为与生物体神经 可塑性有着高度的相似性，因而在发展神经突触仿生器件及神经形态计算机等方面具有潜力。

现有的忆阻器的结构是惠普公司实验室研究人员在2008年5月出版的《自然》杂志上发 表论文中将纳米级的双层二氧化钛半导体薄膜夹在由Pt制成的两根纳米线之间，三明治结构。 众所周知的忆阻器制造模型实际上就是一个有记忆功能的非线性电阻器。通过控制电流的变 化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”。则这种电阻就可以实现存储 数据的功能。公认的忆阻器制造模型是由两根Pt纳米线之间夹一层纳米级的缺氧二氧化钛薄 膜和中性二氧化钛薄膜构成，虽然结构简单，但是开关速度相对比较低。尽管近年来忆阻器 研究取得了较大的进展，但我们也要看到，作为一个基本的电路元件来说，忆阻器研究才刚 刚起步，主要表现在以下几个方面：

(1)近年来不断有新的忆阻材料及忆阻体系报道，但目前物理实现的忆阻器模型还很少 且相对单一，尚无统一的普适模型对忆阻器行为进行描述。

近年来报道的实物忆阻器大都是针对某类应用或模拟某种功能，如高密度非易失性存储 器、CrossbarLatch(交叉点阵逻辑门)技术、模拟神经突触，而提出的。其大多采用与HP 忆阻器相类似的开关模型和工作机理，且制作工艺复杂、成本高，对于研究忆阻器特性、忆 阻电路理论以及电子电路设计等不具有一般性和普适性。

(2)目前尚未实现商业化生产。

大多数研究者难以获得一个真正的忆阻器元件，致使很多研究者在研究忆阻器和忆阻电 路时，因为缺乏忆阻器元件而无法开展真正物理意义上的硬件实验，更多的是依靠仿真或模 拟电路来进行实验研究。然而，忆阻器仿真模型和模拟电路离实际的忆阻器特性相差甚远， 用模拟电路进行的硬件实现更多考虑的也是模拟忆阻器数学模型而忽略了忆阻器的本质物理 特性。

(3)已报道的实物忆阻器的制备，在原材料选择和制备工艺方法上要求高、条件苛刻， 条件一般的实验室或科研单位难以完成相关实物忆阻器元件的制备。

在忆阻器的物理实现上，现有技术中，比较先进的是，中国专利申请CN103594620A公 开了一种单层纳米薄膜忆阻器及其制备方法，其基于物理实现的方式制备出具有复合层结构 形式的忆阻器，具体的制备方法：采用CaCO₃，SrCO₃和TiO₃作原料，在900-1300℃下烧结 15-240min，制备出Ca_(1-x)Sr_xTiO_3-δ陶瓷材料，然后以Ca_(1-x)Sr_xTiO_3-δ作靶材(其中，0<x<1， 0<δ<3)，采用磁控溅射方法在Pt/TiO₂/SiO₂/Si衬底上镀膜，镀膜的厚度为20-900nm，再经 700-800℃热处理10-30min；最后在Ca_(1-x)Sr_xTiO_3-δ纳米薄膜上镀上一层电极。