[发明专利]三维非易失性NOR型闪存

说明书

本发明提供了三维非易失性NOR闪存的一些器件结构：这些闪存器件由本发明提供的一系列基本NOR存储组连结成阵列构成，而这些基本NOR存储组中的各存储单元(场效应晶体管)沿着一定方向(垂直、斜交或平行于基底平面方向)堆叠/排列且电路上形成并联，来低成本地实现高存储密度(可达1Tb量级)。这些三维NOR闪存器件不仅可以实现对任意单个存储单元进行独立的完全随机存取，而且可对任意数量的选定存储单元群进行并行写入/擦除操作，因而可广泛使用于可执行代码存储和大容量数据存储两方面的应用之中。

本申请要求以下专利申请的权益和优先权：(1)美国临时专利申请号No.62/097,079(标题为“THREE-DIMENSIONAL NON-VOLATILE NOR-TYPE FLASH MEMORY”，2014年12月28日提交)；(2)美国专利申请号No.14/860,697(标题为“THREE-DIMENSIONAL NON-VOLATILENOR-TYPE FLASH MEMORY”,2015年9月21日提交)。上述专利申请的内容通过引用并入本次申请中并适用于所有目的。

技术领域

本发明涉及三维非易失性NOR型闪存器件：具有高存储密度和随机存取任意单个存储单元的能力。

背景技术

闪存是一种广泛使用的非易失性计算机存储技术，通常采用浮栅(floatinggate)或者电荷捕获结构(charge trap)在场效应晶体管(FET)中存储电荷，构成存储单元。根据读操作时逻辑门的区别，闪存分两种：NAND型和NOR型。NOR型闪存可以对其每一个存储单元进行独立的读写操作，提供了完全的随机存取功能，因此能用于可执行程序的非易失性存储，可取代易失性的SRAM和DRAM。而NAND闪存不能提供完全的随机存取功能来独立读取每一个存储单元：因为NAND闪存的基本存储组由一些存储单元(FET)串联而形成，存储单元擦除时只能按块操作而不能按单个存储单元独立操作。在过去的十年里，NAND闪存单元尺寸以很快的进度被微缩，最近趋势已经转入复杂的三维NAND结构，带来了数据存储应用方面繁荣的NAND闪存市场(特别是在移动电子设备中)。但是，NOR闪存相比于NAND闪存有很大的技术优势：提供通用型的非易失性存储器，具有完全随机存取功能，可用于数据存储以及可执行程序代码存储。如果NOR闪存的存储密度能提高到和NAND相比美的话，NOR闪存将会更具有市场竞争力。因此，设计低制造成本的高密度三维NOR闪存结构有其巨大的技术重要性。

发明内容

本发明包括：(1)三维非易失性NOR闪存器件的一种设计结构，其由一系列基本NOR存储组排成阵列组成，并且在每个基本NOR存储组中所有存储单元(即FET)沿着一定方向(垂直、斜交或平行于基底平面方向)堆叠而且电路上形成并联(即共享源极和漏极)来达到高存储密度；(2)实现该三维非易失性NOR闪存器件的工艺流程。

附图说明

图1a-1c分别显示了本发明的一种基本NOR存储组的俯视图，背面横截面图(横截处由箭头指出)和侧面横截面图(横截处由箭头指出)。该基本NOR存储组由竖直堆叠的FET并联而成。一个竖直方向的片状半导体(比如鳍片状硅：以下简称“硅鳍”)为该基本NOR存储组中的所有FET提供并联的导电沟道。一个导体/绝缘体的多层堆栈为每个竖直堆叠的FET提供相应的栅极(字线)。源极和漏极的电极由两个简并掺杂的硅柱组成。

图2a-2c分别显示了本发明的另一种基本NOR存储组的俯视图，背面横截面图(横截处由箭头指出)和侧面横截面图(横截处由箭头指出)。该基本NOR存储组由竖直堆叠的FET并联而成。其中一个多层掺杂半导体/绝缘体沿竖直方向的交替堆栈为该基本NOR存储组的所有FET提供并联的导电沟道。一个多层导体/绝缘体堆栈为每个竖直堆叠的FET提供相应的栅极(字线)。

图3a-3c分别显示了本发明的第三种基本NOR存储组的俯视图，背面横截面图(横截处由箭头指出)和侧面横截面图(横截处由箭头指出)。其中半导体沟道(硅鳍)被分成两片：一片提供并联导电沟道给左侧的FET，另一片提供并联导电沟道给右侧的FET。