[发明专利]一种等精度测频装置及方法

说明书

本发明的实施方式提供了一种等精度测频装置及方法，该装置包括：控制单元、第一选择器、第一触发器、第二触发器、第一计数器、第二选择器、第二计数器、延时单元、第三触发器、运算单元、第一寄存器组和第二寄存器组。本发明通过对实际闸门脉冲进行一组细小、等间隔的延时，然后根据这些延时结果计算出前端时差、后端时差，从而提高测频精度；本发明提供的等精度测频装置及方法，其测频误差远小于现有技术的测频误差；本发明在测频开始前对延时时长Tap值做了校准，使得工作温度、工作电压的变化不会影响本发明的测频精度；本发明的校准过程是一种自校准方案，校准信号由控制单元产生，无需外部送入校准信号，便于工厂生产和客户使用。

技术领域

本发明的实施方式涉及频率测量技术领域，更具体地，本发明的实施方式涉及一种等精度测频装置及方法。

背景技术

本部分旨在为权利要求书中陈述的本发明的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

频率计又称为频率计数器，是一种专门对被测信号的频率进行测量的电子测量仪器。传统测量频率的方法主要有直接测量法、分频测量法、测周法等，这些方法往往只适用于测量一段频率，当被测信号的频率发生变化时，测量的精度就会下降。现有技术中有一种等精度测频方法，可以实现在整个频率测量过程中都能达到相同的测量精度，而与被测信号的频率变化无关。等精度测频方法的原理框图如图1所示，测量原理的波形如图2所示。

测量时，触发器1以待测信号(设频率为fx)为时钟，采样预置闸门脉冲，输出实际闸门脉冲给计数器1；计数器1以待测信号为时钟、以实际闸门脉冲为计数使能信号计数，第一计数结果Nx送给运算单元。

触发器2以参考时钟(频率为fc)为时钟，采样实际闸门脉冲，输出参考闸门脉冲给计数器2；计数器2以参考时钟为时钟、以参考闸门脉冲为计数使能信号计数，第二计数结果Nc送给运算单元。

运算单元根据公式1计算待测信号的频率：

fx＝Nx/(Nc/fc) (公式1)

发明内容

1、现有技术存在较大误差

根据图2所示的测频原理波形图，对现有等精度测频方法进行误差分析可知：实际闸门脉冲与待测信号同步(即有确定的相位关系)，二者上升沿对齐；但待测信号与参考时钟是异步的(即没有确定的相位关系)，那么触发器2以参考时钟采样实际闸门脉冲时，实际闸门脉冲的上升沿与参考时钟上升沿之间的时间间隔Δt1(前端时差)、以及实际闸门脉冲的下沿与参考时钟上沿之间的时间间隔Δt2(后端时差)，便构成了测量误差。因此，实际的fx应为：

fx＝Nx/(Nc/fc+Δt1-Δt2) (公式2)

公式2中，Δt1、Δt2的取值范围是0～Tc，Tc＝1/fc，为参考时钟周期。也就是说，现有等精度测频方法的误差为-Tc～+Tc。这一误差与待测信号的频率无关，取决于预置闸门脉冲时间和参考时钟频率。预置闸门脉冲时间越长，Nx就越大，±Tc被Nx平均后就越小，相对误差也就愈小；提高参考时钟频率就是减小Tc，也能减小误差。

但是实际测试表明，增加预置闸门脉冲时间会降低测频速度，影响用户体验。而参考时钟频率也不能无限提高，即使在高性能FPGA芯片中，大位宽的计数器时钟频率一般也很难超过200MHz。对于现有技术，如果要求测量误差减小至-1nS～+1nS，则要求计数器时钟频率为1GHz，现有的FPGA芯片无法实现这么高的工作频率。

2、现有技术的误差来源