[发明专利]齐纳式本质安全型模拟信号转换数字信号电路

权利要求书

1.一种齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，包括：模数转换集成电路、低漏失稳压电路、过载保护电路、积分电路、电源线安全栅电路、数据线安全栅电路、时钟线安全栅电路、控制主板，所述控制主板包括：主板电源、CPU处理器；

-所述CPU处理器分别通过数据线安全栅电路、时钟线安全栅电路与模数转换集成电路进行数据传输；

-所述主板电源依次通过电源线安全栅电路、低漏失稳压电路与模数转换集成电路电连接；

-所述低漏失稳压电路通过附加过载保护电路连接至模数转换集成电路，并能够作为负载端的激励源；

-所述时钟线安全栅电路通过积分电路连接至模数转换集成电路。

2.根据权利要求1所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述电源线安全栅电路包括：熔断器F1、稳压二极管D1～D6、电阻R1，所述熔断器F1的一端连接至主板电源，所述熔断器F1的另一端分别连接至稳压二极管D1、稳压二极管D2、稳压二极管D3的负极、电阻R1的一端，所述稳压二极管D1、稳压二极管D2、稳压二极管D3的负极均连接至稳压二极管D4、稳压二极管D5、稳压二极管D6的负极，所述稳压二极管D4、稳压二极管D5、稳压二极管D6的正极均接地；所述电阻R1的另一端构成所述电源线安全栅电路的输出端分别连接至低漏失稳压电路、过载保护电路。

3.根据权利要求1所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述数据线安全栅电路包括：熔断器F2、稳压二极管D7～D9、电阻R5，所述熔断器F2的一端连接至CPU处理器的第一数据端口，所述熔断器F2的另一端分别连接稳压二极管D7、稳压二极管D8、稳压二极管D9的负极、电阻R5的一端，所述稳压二极管D7、稳压二极管D8、稳压二极管D9的正极均接地，所述电阻R5的另一端构成数据线安全栅电路的输出端连接至模数转换集成电路。

4.根据权利要求1所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述时钟线安全栅电路包括：熔断器F3、稳压二极管D10～D12、电阻R8，所述熔断器F3的一端连接至CPU处理器的第二数据端口，所述熔断器的另一端分别连接至稳压二极管D10、稳压二极管D11、稳压二极管D12的负极、电阻R8的一端，所述稳压二极管D10、稳压二极管D11、稳压二极管D12的正极均接地，所述电阻R8的另一端构成所述时钟线安全栅电路的输出端分别连接至积分电路和模数转换集成电路。

5.根据权利要求2所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述低漏失稳压电路包括：芯片U1，电容C2，电容C13，所述电阻R1的另一端分别连接至电容C2的一端、芯片U1的输入端，所述电容C2的另一端接地，所述芯片U1的输出端连接至模数转换集成电路和电源端VCC，所述芯片U1的输出端连接至电容C13的一端，所述电容C13的另一端接地，所述芯片U1的引脚2、引脚4均接地；其中芯片U1的型号为LP2950ACDT-5RKG。

6.根据权利要求2所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述过载保护电路包括：PNP型三极管Q2、电阻R2、电阻R10，所述电阻R1的另一端连接至所述PNP型三极管Q2的发射极，所述PNP型三极管Q2的基极通过电阻R2连接至模数转换集成电路，所述PNP型三极管Q2的集电极通过电阻R10连接至积分电路。

7.根据权利要求4所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述积分电路包括：NPN型三极管Q1、电容C12、电阻R7，所述电阻R7的一端连接至电阻R8的另一端，所述电阻R7的另一端分别连接至电容C12的一端、NPN型三极管Q1的基极，所述NPN型三极管Q1的集电极分别连接至过载保护电路和模数转换集成电路，所述NPN型三极管Q1的发射极和电容C12的另一端均接地。

8.根据权利要求1所述的齐纳式本质安全型模拟信号转换数字信号电路，其特征在于，所述模数转换集成电路包括：芯片U2、电容C1、电阻R11，所述芯片U2的引脚1分别连接至低漏失稳压电路、过载保护电路以及电容C1的一端，所述电容C1的另一端接地，所述芯片U2的引脚19、引脚20均连接至电容C1的一端，所述芯片U2的引脚24连接至数据线安全栅电路，所述芯片U2的引脚23连接至时钟线安全栅电路，所述芯片U2的引脚22分别连接至电阻R11的一端、积分电路；所述电阻R11的另一端、芯片U2的引脚3、引脚21、引脚8、引脚7、引脚6、引脚5、引脚2、引脚17、引脚13、引脚14均接地，所述芯片U2的引脚18连接至电压端VCC；其中芯片U2的型号为ADS1232。