[发明专利]闸极驱动电路及其运作方法

说明书

本发明公开一种闸极驱动电路，包含偏压接脚及第一～第五晶体管。偏压接脚耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间。第一接点耦接闸极驱动电路的输出端。第二晶体管耦接第二及第三接点。第二接点耦接第一接点且第三接点耦接偏压接脚。第一晶体管及第三～第五晶体管为P型晶体管且第二晶体管为N型晶体管。第三～第五晶体管相对于第二晶体管设置且彼此并联耦接第二及第三接点。于预充电期间内，第一晶体管维持于开启状态下且第二晶体管维持于关闭状态下，第三～第五晶体管依序由关闭状态转变为开启状态。

技术领域

本发明与液晶显示面板的驱动电路有关，特别是关于一种应用于液晶显示面板的闸极驱动电路及其运作方法。

背景技术

一般而言，由于液晶显示面板上的晶体管开关会有寄生电容且液晶显示面板上每个像素(Pixel)的储存电容值亦不尽相同，导致闸极驱动电路输出至液晶显示面板上的闸极线(Gate Lines)的闸极输出电压信号在由较高的第一闸极驱动电压(VGH)转为较低的第二闸极驱动电压(VGL)时会对储存电容所要储存的电压有一耦合效应，即使对共同电压(VCOM)进行调整后，液晶显示面板所显示的画面仍会有闪烁(Flicker)的现象发生。

为了改善上述的画面闪烁现象，通常会通过对闸极驱动电路的闸极输出电压信号的波形进行削角(Gate Pulse Shading)的方式来进行。请参照图1至图3，图1为现有技术的闸极驱动电路的示意图；图2为图1中的控制信号S1～S3的时序图；图3为开始进行波形削角时受到闸极驱动电路的外部寄生电容的影响而出现的电压急降现象的示意图。

如图1所示，于传统的闸极驱动电路1中，偏压接脚PB分别耦接外部电阻RE及外部电容CP，当闸极驱动电路1尚未对闸极输出电压信号进行削角(图2中的T1期间)时，外部电容CP上的电荷为零；当闸极驱动电路1开始对闸极输出电压信号进行削角(图2中的T2期间)时，外部电容CP上的电荷会先与闸极驱动电路1的内部电容CG上的电荷以及闸极驱动电路1的外部负荷电容CLOAD上的电荷彼此中和，并使得偏压接脚PB的电压VBIAS与第一接点N1的电压VGHP达到一稳态点，这将导致当时间进入T2时，闸极输出电压信号会因为前述的电荷中和现象而先快速下降，当偏压接脚PB的电压VBIAS与第一接点N1的电压VGHP达到稳态点后才会出现削角的波形。此一电压急降现象在外部电容CP愈大的情况下愈为明显，亦即闸极输出电压信号的削角波形会受到闸极驱动电路的外部寄生电容的大小的影响而改变，亟待克服。

发明内容

因此，本发明提出一种闸极驱动电路及其运作方法，以解决现有技术所遭遇到的上述问题。

根据本发明的一较佳具体实施例为一种闸极驱动电路。于此实施例中，闸极驱动电路应用于液晶显示面板。闸极驱动电路包含偏压接脚、第一晶体管、第二晶体管、第三晶体管、第四晶体管及第五晶体管。偏压接脚分别耦接外部电阻及外部电容。第一晶体管耦接于第一闸极驱动电压与第一接点之间，其中第一接点耦接闸极驱动电路的输出端。第二晶体管分别耦接第二接点与第三接点，其中第二接点耦接第一接点且第三接点耦接偏压接脚。第三晶体管相对于第二晶体管设置并分别耦接第二接点与第三接点。第四晶体管相对于第二晶体管设置并亦分别耦接第二接点与第三接点。第五晶体管相对于第二晶体管设置并亦分别耦接第二接点与第三接点。第一晶体管、第三晶体管、第四晶体管及第五晶体管均为P型晶体管且第二晶体管为N型晶体管；第三晶体管、第四晶体管及第五晶体管彼此并联；于闸极驱动电路的预充电期间内，第一晶体管维持于开启状态下且第二晶体管维持于关闭状态下，第三晶体管、第四晶体管及第五晶体管依序分别由关闭状态转变为开启状态。

于一实施例中，当闸极驱动电路结束预充电期间并进入波形削角期间内，第一晶体管由开启状态转变为关闭状态且第二晶体管由关闭状态转变为开启状态，第三晶体管、第四晶体管及第五晶体管均维持于开启状态下。

于一实施例中，当闸极驱动电路进入预充电期间之前，闸极驱动电路正常运作且第一晶体管维持于开启状态下，第二晶体管、第三晶体管、第四晶体管及第五晶体管均维持于关闭状态下。