[发明专利]芯片封装方法及封装组件

说明书

技术领域

本发明涉及地半导体技术，更具体地，涉及无需引线框架的晶片级 芯片封装方法和封装组件。

背景技术

芯片封装是将芯片包裹在封装料中，从而将半导体材料与外界环境 隔开并且提供与外部电路的电连接的工艺。在芯片封装工艺之后形成的 封装组件即可以在市场销售的芯片产品。

现有的芯片封装工艺包括将晶片切割成单个芯片，将单个芯片放置 在引线框架上，塑封和切割引线框架等多个步骤。进一步改进的芯片封 装工艺包括在整个晶片放置引线框架和进行塑封，然后将晶片、塑封料 和引线框架一起切割成单个封装组件。这种改进的芯片封装工艺称为晶 片级封装(Wafer-LevelChipScalePackaging，缩写为WL-CSP)，不仅可 以减小封装组件的尺寸，而且由于不需要逐个芯片进行塑封，从而可以 提高生产效率。

上述现有的芯片封装工艺均使用引线框架，在塑封之前必须将芯片 放置在引线框架的合适位置并且电连接。芯片与引线框架之间的电连接 主要有两种方式：引线键合和导电凸块焊接。在引线键合工艺中，芯片 的非有源面与引线框架相对，将芯片的非有源面粘接在引线框架上，然 后采用键合线，将芯片的有源面上的焊盘连接至引线框架上。在导电凸 块焊盘工艺中，芯片的非有源面背向引线框架，芯片的有源面形成导电 凸块，并且将导电凸块焊接在引线框架上，同时实现芯片在引线框架上 的机械固定和电连接。

芯片与引线框架之间的连接导致工艺复杂性和良率降低。预成型的 引线框架对封装在其上的芯片的引脚数以及引脚布局有限制，这样不便 于封装的灵活性设计。在引线键合工艺中，金属引线必然增大封装电阻 和寄生电容。在导电凸块焊接工艺中，导电凸块与引线框架的焊接使得 导电凸块之间的间距受到限制。相应地，芯片焊盘也需要大于一定的间 距，从而不能用于密焊盘间距芯片的封装。

期望进一步改进晶片级芯片封装工艺以改善封装组件的电性能，提 高封装组件的可靠性和引脚密度。

发明内容

有鉴于此，本发明的目的在于提供一种利用重布线层代替引线框架 和键合线，从而解决键合线导致电性能劣化以及引线框架导致引脚布局 限制的问题。

根据本发明的一方面，提供一种芯片封装方法，包括；在多个芯片 上形成第一封装层，所述多个芯片分别包括相对的第一表面和第二表面， 以及在所述第一表面形成的多个第一导电凸块；在所述第一封装层的表 面上形成重布线层；在所述重布线层上形成多个第二导电凸块，从而形成 封装结构；以及将所述封装结构分离成多个封装组件，其中，所述重布 线层将所述多个第一导电凸块连接至所述多个第二导电凸块，从而提供 所述多个芯片至外部电路的导电路径。

优选地，在形成多个第二导电凸块的步骤和将所述封装结构分离成 多个封装组件的步骤之间，还包括：在所述多个第二导电凸块的表面形 成焊料。

优选地，所述焊料包括焊块或焊球。

优选地，在形成第一封装层的步骤之前，还包括将所述多个芯片固 定在支撑层上。

优选地，将所述多个芯片固定在支撑层上的步骤包括：在包含所述 多个芯片的晶片的背面形成第一支撑层；将所述晶片和所述第一支撑层 一起分离成多个芯片；以及将所述多个芯片固定在第二支撑层上。

优选地，将所述多个芯片固定在所述第二支撑层上包括：在所述第 二支撑层上设置粘性层；以及将所述多个芯片放置在所述粘性层上，使 得所述第一支撑层接触所述粘性层。

优选地，在形成所述多个第二导电凸块的步骤和将所述封装结构分 离成多个封装组件的步骤之间，还包括：进行加热，使得所述粘性层失 去粘性，从而所述第二支撑层与所述第一支撑层分离。

优选地，将所述多个芯片固定在所述第二支撑层上包括：采用粘接 剂将所述第一支撑层粘接在所述第二支撑层上。

优选地，在形成所述多个第二导电凸块的步骤和将所述封装结构分 离成多个封装组件的步骤之间，还包括：使用溶剂去除所述粘接剂，使 得所述第二支撑层与所述第一支撑层分离。

优选地，所述第一支撑层为绝缘胶层或绝缘树脂层，并且在所述封 装组件中，所述第一支撑层作为所述封装组件的封装体的一部分。

优选地，所述第一支撑层为金属层，并且在所述封装组件中，所述 第一支撑层为所述多个芯片提供附加的导电通道或散热通道。