[发明专利]一种应用于正交分频复用传输系统的并行处理交织器有效
申请号: | 201511009122.8 | 申请日: | 2015-12-25 |
公开(公告)号: | CN105577325B | 公开(公告)日: | 2019-07-09 |
发明(设计)人: | 徐永键;陆许明;张家浩 | 申请(专利权)人: | 广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学花都产业科技研究院;中山大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 广州粤高专利商标代理有限公司 44102 | 代理人: | 林丽明 |
地址: | 528300 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 应用于 正交 分频 传输 系统 并行 处理 交织 | ||
1.一种应用于正交分频复用传输系统的并行处理交织器,其中正交分频复用传输系统包括一个发射机,其中发射机采用并行交织器处理编码数据,其特征在于,所述并行处理交织器包括一、三级交织处理模块、二级交织处理模块和总控制模块;
所述一、三级交织处理模块,用于处理一级交织与三级交织,其中一、三级交织处理模块包括数据地址生成单元和乒乓RAM存储单元;
所述数据地址生成单元,该单元用于生成读写地址;
所述乒乓RAM存储单元,该乒乓RAM存储单元通过乒乓操作,将数据写入与读出同时进行;所述的乒乓RAM存储单元中,每个乒乓存储包括两组,且每组有6个RAM的存储结构;
所述二级交织处理模块,用于对QAM调制方式进行交织处理;所述二级交织处理模块,根据计数器控制,改变输入的数据的次序;
总控制模块与数据地址生成单元、乒乓RAM存储单元、二级交织处理模块连接,上述数据地址生成模块还与乒乓RAM存储模块连接;
所述正交分频复用传输系统之前需要进行卷积编码与删余处理,数据经过卷积编码与删余处理后由串行转为并行,或者又由并行处理的卷积编码与删余输出更多位的并行数据;
并行数据输入到并行处理交织器,再并行输出给调制映射;
并行数据输入到并行处理交织器,使能信号开启,以高位数据存储到一个乒乓RAM中的上一组RAM,低位数据存储到一个乒乓RAM中的下一组RAM,根据调制方式,每组RAM开启多少个RAM;输出时候,生成地址控制每组RAM循环输出。
2.根据权利要求1所述的应用于正交分频复用传输系统的并行处理交织器,其特征在于,所述的总控制模块根据传输的索引值,控制着并行处理交织器的各个可变参数,包括各个计数器的最大值与调制方式相关的每个子载波所包含编码比特数NBPCPS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学花都产业科技研究院;中山大学,未经广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学花都产业科技研究院;中山大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201511009122.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:基于空间调制的物理层安全传输方法
- 下一篇:预编码的方法和基站