[发明专利]一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及一种基于绝缘体岛上硅衬底的CMOS器件结构的制备方法。

背景技术

SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此，SOI逐渐成为了深亚微米的低压、低功耗集成电路的主流技术。

开始采用SOI材料做基板时，芯片制造商在生产过程中仍然能够继续使用传统的制造工艺和设备。事实证明，SOI完全能够满足主流MOSFET(金属氧化物半导体场效应晶体管)的性能需求。对CMOS(互补金属氧化物半导体)器件的性能改善、漏电流减小以及功耗减少等都会产生极大的促进作用，特别适合于低电压器件结构等。

除了CMOS器件，SOI还可用来制造技术领先的微电子机械系统(MEMS)，MEMS可用于传感器以及微光电技术电路等。此外，也可以利用SOI增强BiCMOS、功率器件和高压器件的性能，另外还能够改善在高温环境或者曝光在电离辐射环境下的集成电路的性能。

SOI晶圆制造的芯片由数百万含晶体管的绝缘区组成，每个绝缘区都与其它绝缘区和其下的体型衬底硅基板互相隔离。这一特点极大地简化了电路的设计：由于晶体管之间是互相隔离的，设计师无需为了实现反偏结点的电气绝缘而设计复杂的电路方案。同时绝缘层也会保护顶层和体硅衬底基板上寄生的活动硅层。SOI的这两个优点，使得设计师们能够研发出更加紧凑的超大规模集成电路(VLSI)芯片。

同时，集成电路制造商利用SOI还能够生产出在待机和操作模式下功耗更低的CMOS电路。由于此结构中绝缘层把活动硅膜层与体型衬底硅基板分隔开来，因此大面积的p-n结将被介电隔离(dielectricisolation)取代。源极和漏极(drainregions)向下延伸至氧化埋层(buriedoxideBOX)，有效减少了漏电流和结电容。其结果必然是大幅度提高了芯片的运行速度，拓宽了器件工作的温度范围。SOI器件还具有极小的结面积，因此具有良好的抗软失效、瞬时辐照和单粒子(α粒子)翻转能力。

相对于体硅材料器件来说，SOI的寄生电容、源漏耦合、抗辐照等相关性能都有显著的提高，然而由于一般的SOI器件的有源区顶层硅与绝缘层接触，对器件造成了以下影响：

第一，源漏与衬底之间存在一定的寄生电容，影响器件速度；

第二，源漏之间通过底层BOX耦合，在较小尺寸的器件中易产生短沟道效应；

第三，沟道下方绝缘层中的缺陷会对沟道载流子造成散射，影响载流子的迁移率；

第四，高能粒子入射后，将在BOX绝缘层中激发电子-空穴对，影响器件的抗辐照性能。

基于以上所述，提供一种具有较高可靠性的SOI衬底上的CMOS器件结构实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，用于进一步提高传统SOI衬底上制作CMOS器件的可靠性。

为实现上述目的及其他相关目的，本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构的制备方法，括步骤：步骤1)，制作绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽；步骤2)，于所述绝缘体岛上硅衬底上制作CMOS器件，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。