[发明专利]一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法

权利要求书

1.一种基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于，包括步骤：

步骤1)，制作图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底

层硅之间保留有部分的绝缘层；

步骤2)，于所述图形化绝缘体上硅衬底上制作CMOS器件，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。

2.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于，步骤1)包括：

步骤1-1)，提供第一硅衬底，于所述第一硅衬底表面形成第一绝缘层；

步骤1-2)，对所述第一硅衬底进行剥离离子注入，于所述硅衬底中定义剥离界面；

步骤1-3)，于所述第一绝缘层表面形成掩膜层，并于对应于制备晶体管沟道的位置形成刻蚀窗口，基于所述刻蚀窗口刻蚀所述第一绝缘层，形成直至所述第一硅衬底的凹槽；

步骤1-4)，提供第二硅衬底，于所述第二硅衬底表面形成第二绝缘层，并键合所述第二绝缘层及所述第一绝缘层；

步骤1-5)，进行退火工艺使所述第一硅衬底从剥离界面处剥离，与所述第一绝缘层相接的部分作为图形化绝缘体上硅衬底材料的硅顶层；

步骤1-6)，进行高温退火，以加强所述第二绝缘层及所述第一绝缘层的键合强度。

3.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-1)中，采用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为第一绝缘层，所述第一绝缘层的厚度为不小于5nm。

4.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-2)中，所述剥离离子为H离子或He离子，所述剥离离子于所述第一硅衬底的注入深度为20～2000nm。

5.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-5)中，退火工艺的气氛为N₂气氛退火工艺的温度范围为400～500℃，以使所述第一硅衬底从剥离界面处剥离。

6.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-5)中，还包括对所述顶层硅表面进行CMP抛光的步骤。

7.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤2)包括：

步骤2-1)，于PMOS器件区域及NMOS器件区域之间制作隔离结构；

步骤2-2)，于对应于所述凹槽的顶层硅表面制作栅极结构；

步骤2-3)，于PMOS器件区域的沟道两侧的顶层硅制作P型源区及P型漏区，于NMOS器件区域的沟道两侧的顶层硅制作N型源区及N型漏区。

8.一种基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于，包括：

图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；

CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。

9.根据权利要求8所述的基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于：所述绝缘层为二氧化硅层，所述绝缘层的厚度为不小于10nm。

10.根据权利要求8所述的基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于：所述顶层硅的厚度范围为20～2000nm。

11.根据权利要求8所述的基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于：所述CMOS器件包括：

隔离结构，制作于PMOS器件区域及NMOS器件区域之间；

栅极结构，制作于对应于所述凹槽的顶层硅表面；

P型源区及P型漏区，制作于PMOS器件区域的沟道两侧的顶层硅中；

N型源区及N型漏区，制作于NMOS器件区域的沟道两侧的顶层硅中。