[发明专利]CdS基肖特基型探测器芯片钝化膜的制备方法

说明书

技术领域

本发明涉及钝化膜的制备方法，特别涉及一种CdS基肖特基型探测器芯片钝化膜的制备方法。

背景技术

CdS基肖特基型器件是一种基于光伏效应的近紫外及部分可见光探测器件，它在体晶CdS材料基础上完成工艺制备，CdS基肖特基型器件制备过程的每个步骤得到的物质结构示意图如图1所示，其中步骤a为将体晶CdS材料进行清洗后腐蚀去除损伤层；步骤b为生长欧姆接触金属层；步骤c为制备钝化膜；步骤d为生长Pt肖特基金属层；步骤e为溅射Cr/Au金属电极完成器件。

CdS基肖特基型器件具有高红外透过率、响应速度快、探测率高等特点。在军用制导领域具有重要的应用。

如何控制钝化膜层与CdS基底、钝化膜层与金属膜层的结合强度是CdS基肖特基型器件制备工艺的难点之一。目前钝化膜层的生长一般采用等离子体增强型化学气相淀积PECVD工艺。PECVD淀积的Si_xN_y膜层具有高介电常数、高绝缘强度、低损伤，对可动离子和水汽等具有良好的阻挡能力等特点，但多数PECVD的钝化膜都存在较大的机械应力，导致其与CdS基底、金属膜层等结合强度差，在经历高低温冲击后脱落、器件失效。

消除PECVD的Si_xN_y膜层应力通常采用SiO₂和Si_xN_y复合膜层的方法，将适当厚度的两种应力性质相反的钝化膜淀积在一起，两种应力相互抵消，就形成了一种低应力的复合钝化膜。虽然该方法可以增强钝化层与CdS的结合强度，但PECVD生产的Si化物膜层与CdS器件肖特基接触用的金属Pt层结合强度低，可靠性差，所以这种方法不适合CdS肖特基型器件的制造。

发明内容

鉴于上述问题，本发明提供了一种CdS基肖特基型探测器芯片钝化膜的制备方法，能够实现钝化膜层与CdS基底材料、金属膜层的牢固结合，且工艺简便。

本发明提供一种CdS基肖特基型探测器芯片钝化膜的制备方法，采用ZnS为材料，通过磁控溅工艺设备制备CdS基肖特基型探测器芯片钝化膜。

本发明有益效果如下：

本发明实施例采用ZnS为材料，通过磁控溅射工艺设备制备CdS基肖特基型探测器芯片钝化膜，解决了现有技术中钝化膜的制备方法不适用于CdS基肖特基型器件的问题，能够实现钝化膜层与CdS基底材料、金属膜层的牢固结合，且工艺简便，重复性好，可靠性高。

附图说明

图1为现有技术中CdS基肖特基器件制备过程的每个步骤得到的物质结构示意图；

图2为本发明实施例的CdS基肖特基型器件的I-V测试曲线图；

图3为对比例中CdS基肖特基型器件的I-V测试曲线图。

具体实施方式

为了解决现有技术中钝化膜的制备方法不适用于CdS肖特基型器件的问题，本发明提供了一种CdS基肖特基探测器芯片钝化膜的制备方法，以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

根据发明的实施例，提供了一种CdS基肖特基型探测器芯片钝化膜的制备方法，采用ZnS为材料，通过磁控溅射工艺设备制备CdS基肖特基型探测器芯片钝化膜。在利用本发明实施例的CdS基肖特基型探测器芯片钝化膜的制备方法制备CdS基肖特基型器件时，其余步骤的操作与现有技术相同，例如图1中的步骤a、步骤b、步骤d和步骤e，在此不做特殊限定。

具体的，所述磁控溅射工艺设备的参数设置为：真空度a：a≤3.0×10^-6torr，温度：30℃～50℃，射频功率：120～180W。在本发明实施例中所述磁控溅射工艺设备为美国Denton公司的型号为Explorer14的磁控溅射设备。

更加具体的，所述磁控溅射工艺设备的参数进一步设置为：预溅射时间：300～500s，旋转：10～40％，Ar气流量：20～40sccm，溅射速率：21～22nm/min，降温时间b：b≥30min。

优选地，所述磁控溅射工艺设备的参数设置为：

真空度a：3.0×10^-6torr；温度：40℃；预溅射时间：400s，射频功率：120～180W，旋转：20％，Ar气流量：20sccm，溅射速率21～22nm/min，降温时间b：30min。