[发明专利]一种负电压脉冲调制电路

权利要求书

1.一种负电压脉冲调制电路，其特征在于，包括：依次连接的信号输入/输出接口(1)、信号转换电路(2)、脉冲发生模块(3)、倒相模块(4)、驱动模块(5)、MOSFET模块(6)；

所述信号输入/输出接口(1)用于接收外部设备的输入信号，并将所述输入信号传输至与其连接的信号转换电路(2)；同时，所述信号输入/输出接口(1)还接收所述信号转换电路(2)回传的信号，并将所述信号转换电路(2)回传的信号输出至外部设备；

所述信号转换电路(2)用于将所述信号输入/输出接口(1)输入的信号进行电平转换后传输至脉冲发生模块(3)；同时，所述信号转换电路(2)还将接收自所述脉冲发生模块(3)回传的信号进行电平转换后传至所述信号输入/输出接口(1)；

所述脉冲发生模块(3)用于根据所述信号转换电路(2)输入的信号，生成幅度、脉冲宽度和重复频率符合外部设备的输入信号要求的正脉冲信号，并将所述正脉冲信号传输至所述倒相模块(4)；

所述倒相模块(4)用于接收所述脉冲发生模块(3)输出的正脉冲信号，并根据所述正脉冲信号输出负压脉冲信号，并将所述负压脉冲信号传输至所述驱动模块(5)；

所述驱动模块(5)用于接收所述倒相模块(4)输出的负压脉冲信号，并将所述负压脉冲信号处理为第二脉冲信号，所述驱动模块(5)将所述第二脉冲信号放大后传输至所述MOSFET模块(6)，所述MOSFET模块(6)在所述经过了信号放大后的第二脉冲信号的驱动下输出脉冲调制电压；

所述信号转换电路(2)包括：输入电平转换器(21)和输出电平转换器(22)，所述输入电平转换器(21)的输入端与信号输入/输出接口(1)连接，其输出端与脉冲发生模块(3)连接；所述输出电平转换器(22)的输出端与所述信号输入输出接口(1)连接，其输入端与所述脉冲发生模块(3)连接，所述输入电平转换器(21)用于将所述输入/输出接口模块(1)的输入信号进行电平转换后传输至所述脉冲发生模块(3)，所述输出电平转换器(22)用于接收脉冲发生模块(3)回传的信号，并将其进行电平转换后传输至所述输入/输出接口(1)；

所述脉冲发生模块(3)包括：FPGA芯片(31)，以及分别与所述FPGA芯片(31)连接的并行输入接口(33)、并行输出接口(32)和触发脉冲开关(35)；所述并行输入接口(33)还与所述输入电平转换器(21)连接，所述并行输出接口(33)还与所述输出电平转换器(22)连接；所述FPGA芯片(31)通过所述并行输入接口(33)接收由所述输入电平转换器(21)传输的信号，并根由所述输入电平转换器(21)传输的信号生成正脉冲信号，所述正脉冲信号通过所述触发脉冲开关(35)传输至所述倒相模块(4)；同时，所述FPGA芯片(31)通过所述并行输出接口(32)将所述正脉冲信号的状态信息回传至所述输出电平转换器(22)；所述倒相模块(4)包括：依次连接的缓冲器(41)、控制开关(42)和分压器(43)，

所述缓冲器(41)还与所述触发脉冲开关(35)连接，所述缓冲器(41)用于进接收并存储所述触发脉冲开关(35)传输的正脉冲信号；所述控制开关(42)用于接收所述缓冲器(41)存储的所述正脉冲信号，所述控制开关(42)根据所述正脉冲信号控制与其连接的分压器(43)与外部负压电源的通断；所述分压器(43)，在与外部负压电源连通时输出负压脉冲信号，反之输出为0；

所述驱动模块(5)包括：依次连接的三态输入缓冲器(52)、第二逻辑控制器(53)、电平转换电路(54)和放大电路(55)，所述第二逻辑控制器(53)还单独连接电平锁定单元(51)的输出端；

所述电平锁定单元(51)的输入端连接外部电源，在外部电源为负压电源时，所述电平锁定单元(51)输出端为高电平，反之输出端为低电平；

所述三态输入缓冲器(52)还连接所述倒相模块(4)，用于接收并判断所述倒相模块(4)输出信号为高电平还是低电平，高电平时连通所述第二逻辑控制器(53)并将所述负压脉冲信号传输至所述第二逻辑控制器(53)，低电平时断开所述第二逻辑控制器(53)；

所述第二逻辑控制器(53)用于接收所述三态输入缓冲器(52)的传输的负压脉冲信号，并将所述负压脉冲信号处理为高低电平信号，所述高低电平信号与所述电平锁定单元(51)输出信号相与后传输至所述电平转换电路(54)进行信号幅度调整并输出第二脉冲信号，所述电平转换电路(54)将所述第二脉冲信号传输至所述放大电路(55)进行信号驱动能力放大，所述放大电路(55)将经过信号驱动能力放大后的第二脉冲信号传输至连接在其后的MOSFET模块(6)，所述MOSFET模块(6)在所述经过信号驱动能力放大后的第二脉冲信号的驱动下输出脉冲调制电压。