[实用新型]拼接处理器

权利要求书

1.一种拼接处理器，包括数据处理模块及其连接的输入模块、输出模块和控制模块，所述输出模块包括用于与显示单元连接的至少两个图像上墙接口；其特征在于，所述输出模块还部署有至少一个输入图像环出接口，所述输入图像环出接口与所述数据处理模块之间设有环出链路；和/或

所述输入模块部署有至少一个输入图像环入接口，所述输入图像环入接口与所述数据处理模块之间设有环入链路。

2.根据权利要求1所述的拼接处理器，其特征在于，所述输入模块还部署有一路输入图像直连接口，以供所述数据处理模块以择一方式处理所述输入图像环入接口或所述输入图像直连接口所获取的图像数据。

3.根据权利要求2所述的拼接处理器，其特征在于，所述拼接处理器采用子母卡结构；子卡的类型与输入图像直连接口的类型相对应，以采集并获取并行的数字图像数据；其中，母卡部署有所述数据处理模块，且所述数据处理模块与子卡之间的并行数据接口兼容至少两种类型的子卡。

4.根据权利要求1至3任一所述的拼接处理器，其特征在于，还设有时钟转换模块，所述时钟转换模块与时钟恢复模块及本地晶振连接，以根据所述控制模块的配置择取恢复时钟或本地时钟作为所属拼接处理器的时钟；其中，所述时钟恢复模块与所述输入图像环入接口连接。

5.根据权利要求4所述的拼接处理器，其特征在于，当第一和第二两个所述的拼接处理器做级联部署时，第一拼接处理器的输入图像环出接口与第二拼接处理器的输入图像环入接口配套连接。

6.根据权利要求4所述的拼接处理器，其特征在于，所述输入图像环出接口和输入图像环入接口配套采用标准接口或自定义接口。

7.根据权利要求6所述的拼接处理器，其特征在于，所述自定义接口容置有至少一组差分对，各该差分对与所述数据处理模块的FPGA芯片连接。

8.根据权利要求7所述的拼接处理器，其特征在于，所述时钟恢复模块集成于所述FPGA芯片。

9.根据权利要求7所述的拼接处理器，其特征在于，所述数据处理模块还包括与所述FPGA芯片连接的DDR芯片，以及所述FPGA芯片与所述图像上墙接口之间的编码芯片。

10.根据权利要求4所述的拼接处理器，其特征在于，所述控制模块包括单片机及其连接的串口芯片、网口芯片及EEPROM；且所述串口芯片和网口芯片还分别与串口和网口连接。