[实用新型]功率IC器件

说明书

技术领域

本实用新型尤其涉及一种功率IC器件。

背景技术

功率IC(Integrated Circuit:半导体集成电路)器件由于要进行功率管理以及功率控制，所以，其由可操作高电流、高电压的功率IGBT晶体管及其控制电路的构成。

特别是由于IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)可操作在电源供给和马达控制时所需的高功率，所以，作为有效的功率IGBT晶体管受人瞩目。

现有的功率IC结构，只是用于平面型的，这样会增加器件面积，并且给封装带来困难，导致成本增加。

实用新型内容

本实用新型要解决的技术问题是：为了解决上述问题，本实用新型提供一种功率IC器件来解决上述问题。

本实用新型解决其技术问题所采用的技术方案是：一种功率IC器件，包括设置在同一芯片上的表层沟道CMOS晶体管和沟槽型功率IGBT晶体管，所述的沟槽型功率IGBT晶体管的发射极和所述的表层沟道CMOS晶体管的栅极设置在同一水平面。

所述的表层沟道CMOS晶体管包括，第一反型区，设置在所述表层沟道CMOS晶体管的表面层上的第一沟槽旁且平行于所述表层沟道CMOS晶体管的表面层；栅极，设置在所述表层沟道CMOS晶体管的表面层上的反转沟区的上层。

所述的沟槽型功率IGBT晶体管包括，第二沟槽，设置在所述沟槽型功率IGBT晶体管的表面层上；栅区，设置在第二沟槽内；第二反型区，设置在第二沟槽的侧壁；发射极，设置在所述沟槽型功率IGBT晶体管的表面层上，且位于栅区与第二反型区的上方；集电极，设置在所述沟槽型功率IGBT晶体管的背面。

所述的沟槽型功率IGBT晶体管的发射极和表层沟道CMOS晶体管的栅极由非晶硅、多晶硅或多晶硅-硅化物制成。

所述的沟槽型功率IGBT晶体管是N沟道型晶体管，所述的沟槽型功率IGBT晶体管还包括顶层和位于顶层下的基区，所述的基区设置在发射极上。

所述的顶层由第一N型导电层构成，所述的基区由第二N型导电层构成，所述的第二N型导电层的载流子浓度大于第一N型导电层的载流子浓度。

本实用新型的有益效果是，本实用新型功率IC器件，采用沟槽型功率IGBT晶体管结构取代传统的平面型IGBT结构，并与表层沟道CMOS晶体管形成在同一个芯片上，这样会在单位面积内增加管芯数，从而提高产量，增加效益。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型功率IC器件最优实施例的结构示意图，

图2是本实用新型功率IC器件电路图。

图中1、表层沟道CMOS晶体管，2、沟槽型功率IGBT晶体管，3、发射极，4、栅极，5、第一反型区，6、第二沟槽，7、栅区，8、第二反型区，9、集电极，10、顶层，11、基区。

具体实施方式

现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。

如图1所示，本实用新型功率IC器件，包括设置在同一芯片上的表层沟道CMOS晶体管1和沟槽型功率IGBT晶体管2，沟槽型功率IGBT晶体管2的发射极3和表层沟道CMOS晶体管1的栅极4设置在同一水平面。

表层沟道CMOS晶体管1包括，第一反型区5，设置在表层沟道CMOS晶体管1的表面层上的第一沟槽旁且平行于表层沟道CMOS晶体管的表面层；栅极4，设置在表层沟道CMOS晶体管1的表面层上的反转沟区的上层。

沟槽型功率IGBT晶体管2包括，第二沟槽6，设置在所述沟槽型功率IGBT晶体管2的表面层上；栅区7，设置在第二沟槽6内；第二反型区8，设置在第二沟槽6的侧壁；发射极3，设置在沟槽型功率IGBT晶体管2的表面层上，且位于栅区7与第二反型区8的上方；集电极9，设置在所述沟槽型功率IGBT晶体管2的背面。

沟槽型功率IGBT晶体管2的发射极3和表层沟道CMOS晶体管1的栅极4由非晶硅、多晶硅或多晶硅-硅化物制成。

沟槽型功率IGBT晶体管2是N沟道型晶体管，沟槽型功率IGBT晶体管2还包括顶层10和位于顶层10下的基区11，基区11设置在发射极3上。

顶层10由第一N型导电层构成，基区11由第二N型导电层构成，第二N型导电层的载流子浓度大于第一N型导电层的载流子浓度。如图2所示，表层沟道CMOS晶体管1通过温度和电流的变化来控制沟槽型功率IGBT晶体管2。

以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。