[实用新型]一种数据同步采样的锁相环电路

权利要求书

1.一种数据同步采样的锁相环电路，包括：

输入接口、第一分频电路、锁相环电路、第二分频电路、输出接口；

所述输入接口用于接收待检测信号，并将所述待检测信号传送至所述第一分频电路的输入端连接；

所述第一分频电路的输出端连接所述锁相环电路的信号输入端；

所述锁相环电路的压控振荡器输出端连接所述第二分频电路的输入端；

所述第二分频电路的输出端连接所述锁相环电路的比较信号输入端；

所述锁相环电路的压控振荡器输出端连接所述输出接口。

2.根据权利要求1所述一种数据同步采样的锁相环电路，其特征在于：所述第一分频电路包括计数器，所述计数器的时钟脉冲信号输入端连接所述第一分频电路的输入端，所述计数器的输出端连接所述第一分频器的输出端。

3.根据权利要求2所述一种数据同步采样的锁相环电路，其特征在于：所述计数器为74HC390计数器，所述74HC390计数器的时钟脉冲的输入端CKB连接所述第一分频电路的输入端，所述74HC390计数器的QA输出端连接所述第一分频器的输出端。

4.根据权利要求1或2或3所述一种数据同步采样的锁相环电路，其特征在于：所述锁相环电路由CD4046锁相环集成电路构成，所述CD4046锁相环集成电路的信号输入端AIN连接所述第一分频电路的输出端，所述CD4046锁相环集成电路的比较信号输入端BIN连接所述第二分频电路的输出端，所述CD4046锁相环集成电路的压控振荡器输出端VCOUT连接所述第二分频电路的输入端；

所述CD4046锁相环集成电路的压控振荡器输出端VCOUT与所述输出接口连接。

5.根据权利要求1或2所述一种数据同步采样的锁相环电路，其特征在于：所述第二分频电路包括分频器，所述分频器的时钟信号输入端连接所述第二分频电路的输入端，所述分频器的输出端连接所述第二分频电路的输出端。

6.根据权利要求5所述一种数据同步采样的锁相环电路，其特征在于：所述分频器为CD4040B二进制计数器/分频器，所述CD4040B二进制计数器/分频器的时钟信号输入端nCLK连接所述第二分频电路的输入端，所述CD4040B二进制计数器/分频器的Q12输出端或Q1输出端连接所述第二分频电路的输出端。