[实用新型]基于FPGA的PTN设备网络延时监测装置

说明书

技术领域

本实用新型涉及一种基于FPGA的PTN设备网络延时监测装置，属于电子通讯设备领域。

背景技术

现在对于PTN设备，人们很难准确定位哪些端口出现超出流量，哪些端口的数据进入而没有相应的端口发出，没有办法评价我们这台PTN设备的整体或某一方向的转发品质（如时延和丢包情况），也无法基于这些数据为网络调整提前采取相应措施。目前最多是数据丢包、堵塞后，通过告警、记录和查询，记录问题的过程。但是如果数据包已经丢掉，有时候处理就已经晚了。

在工业控制系统中，对时间精度要求很高，对于数据包通过每个PTN设备的处理延迟有严格的要求情况下，需要随时对该延迟进行统计和监测，并和预设值进行对比，以保证整个系统的实时性。现有的常用处理是事后的统计，我们很难查找某一条数据流在PTN设备的延时情况。现在记忆1588的PTN设备，不但要求全网PTN设备全网的时间同步，支持1588 PTP时钟功能。在此基础上实现的时间延时功能太过复杂，成本太高。

发明内容

本实用新型要解决的技术问题是，提供一种基于FPGA的PTN设备网络延时监测装置，可以克服现有技术的不足。

本实用新型的技术方案是：一种基于FPGA的PTN设备网络延时监测装置，它包括在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元，其特征在于：数据包监控单元由数据包缓冲单元、数据包打包单元、数据包解包单元、时钟与时钟倍频单元、监控数据缓存与处理单元和电源组成；数据包缓冲单元与数据包打包单元连接一组，数据包缓冲单元与数据包解包单元连接一组，两个数据包缓冲单元分别连接PTN设备PHY层数据入口和MAC层数据出口并与时钟与倍频单元连接；数据包打包单元连接PTN设备的MAC层数据入口；数据包解包单元连接PTN设备的PHY层数据出口；时钟与倍频单元与监控数据缓存与处理单元连接，监控数据缓存与处理单元与PTN设备的交换核心所连接。电源为数据包监控单元供电。

与现有技术比较，本实用新型通过在PTN设备中PHY层和MAC层之间连接一个基于FPGA的数据包监控单元，使得在不改变原有交换器件和体系的情况下进行监测，这样降低了成本，还实现了实时监测的功能；通过数据包缓冲单元连接PTN设备PHY层数据入口和数据出口并与时钟与倍频单元连接，使得监控数据缓存与处理单元能够对PTN设备入口和出口的数据进行处理，并且以本地时钟为基准，不依赖全网时间同步，降低PTN设备技术难度，对倍频处理可以提高时间精确性。通过两组组合单元的连接得到入包和出包时间的差值，这样可以计算出数据包延时时间。

本实用新型对PTN设备内部处理报文的时延进行监测，在数据包丢弃之前，处理延迟过大就可以作为一个预警指标，无需在有包丢弃后才有告警，及时反馈给交换核心，具有结构科学合理，运行安全可靠，成本低廉的特点，是新一代的PTN网络延时监测装置。

附图说明

图1是本实用新型的连接结构示意图；

图2是本实用新型的数据包打包解析图；

图3是本实用新型的数据包解包解析图。

具体实施方式

实施例1. 如图1所示，一种基于FPGA的PTN设备网络延时监测装置，它包括在PTN设备1中PHY层2和MAC层3之间连接一个基于FPGA的数据包监控单元4，数据包监控单元4由数据包缓冲单元5、数据包打包单元6、数据包解包单元7、时钟与时钟倍频单元8、监控数据缓存与处理单元9和电源10组成；数据包缓冲单元5与数据包打包单元6连接一组，数据包缓冲单元5与数据包解包单元7连接一组，两个数据包缓冲单元5分别连接PTN设备PHY层2数据入口和MAC层3数据出口并与时钟与倍频单元8连接；数据包打包单元6连接PTN设备1的MAC层3数据入口；数据包解包单元7连接PTN设备1的PHY层2数据出口；时钟与倍频单元8与监控数据缓存与处理单元9连接，监控数据缓存与处理单元9与PTN设备1的交换核心11所连接。电源10为数据包监控单元4供电。

当PTN设备1运行时，从PHY层2入口的数据包进入数据包缓冲单元5时，缓存数据包的同时在时钟与倍频单元8的控制下对数据进行计时，标记时间T1，通过数据包打包单元6在数据包中插入数据TAG，数据tag包含数据tag标记（如OX7788）、MAGIC数（如标记数据包的序号）、记录数据入口时间T1，重新计算CRC校验加在载荷尾部，形成新的数据包。得到的目标mac、源mac、MAGIC数、接受时间T1、端口号、方向将此数据通过接口发给监控数据缓存与处理单元9。