[实用新型]芯片封装结构

说明书

技术领域

本实用新型涉及半导体制造技术领域，尤其涉及一种芯片封装结构。

背景技术

晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术是对晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装，例如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)和有机无引线芯片载具(Organic Leadless Chip Carrier)等，顺应了市场对微电子产品日益轻、小、短、薄化和低价化的要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸能够达到高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增加而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基底制造整合为一体的技术，是当前封装领域的热点和未来的发展趋势。

扇出型晶圆级封装(Fan Out Wafer Level Packaging)技术是晶圆级封装技术中的一种。扇出型晶圆级封装的方法包括：在载体晶圆表面形成剥离薄膜；在剥离薄膜表面形成介质层；在所述介质层内形成再布线金属层以及金属电极；将芯片倒装至与所述金属电极电连接；在倒装所述芯片之后，在介质层和芯片表面形成塑封料层，所述塑封料层包围所述芯片，形成带有塑封料层的封装结构；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，在暴露出的金属电极表面形成焊球凸点；单片切割，形成最终的扇出芯片结构。

然而，现有的扇出晶圆级封装方法的封装质量、以及所形成的封装结构的集成度仍有待提高。

实用新型内容

本实用新型解决的问题是提供一种芯片封装结构，所形成的封装结构尺寸缩小，稳定性和可靠性提高。

为解决上述问题，本实用新型提供一种芯片封装结构，包括：

第一芯片，所述第一芯片包括相对的第一表面和第二表面，所述第一芯片的第一表面具有若干第一焊盘；

第二芯片，所述第二芯片包括相对的第三表面和第四表面，所述第二芯片的第三表面具有若干第二焊盘，且所述第二芯片的面积大于第一芯片的面积；

载板，所述第二芯片的第四表面与载板表面相结合；

所述第一芯片的第二表面与所述第二芯片的第三表面相结合，所述若干第二焊盘位于所述第一芯片和第二芯片的结合区域之外；

位于所述载板表面的封料层，所述封料层包覆所述第一芯片和第二芯片；

位于所述封料层内的第一导电结构和第二导电结构，所述第一导电结构与第一焊盘电连接，所述第二导电结构与第二焊盘电连接。

可选的，还包括：位于所述载板表面的胶合层；所述第二芯片的第四表面固定于所述胶合层表面。

可选的，所述第一芯片的第二表面通过绝缘胶层与所述第二芯片的第三表面相结合。

可选的，所述封料层为感光干膜、非感光干膜或者塑封材料膜。

可选的，还包括：位于所述封料层内的若干第一开口，若干第一开口分别暴露出若干第一焊盘；位于所述封料层内的若干第二开口，若干第二开口分别暴露出若干第二焊盘。

可选的，所述第一导电结构和第二导电结构包括：位于所述第一开口的侧壁和底部表面、所述第二开口的侧壁和底部表面以及所述封料层的部分顶部表面的电互连层，所述电互连层填充满或不填充满所述第一开口或第二开口。

可选的，还包括：位于所述封料层和电互连层表面的阻焊层，所述阻焊层内具有若干第三开口，所述第三开口暴露出部分电互连层表面；位于所述第三开口内的凸块。

可选的，还包括：若干独立的封装结构，所述封装结构包括相互结合的所述第一芯片和第二芯片、以及包覆所述第一芯片和第二芯片的所述封料层。

可选的，所述第一芯片的数量为一个或多个；所述第二芯片的数量为一个或多个。

可选的，当所述第一芯片的数量为多个时，若干第一芯片位于同一层或者多层重叠，且若干第一芯片分布于一个或多个第二芯片上；当所述第一芯片或第二芯片的数量为多个时，若干第一芯片或第二芯片的功能相同或不同。

与现有技术相比，本实用新型的技术方案具有以下优点：