[实用新型]利用电荷耦合实现耐压的功率MOS器件

说明书

技术领域

本实用新型涉及一种功率MOS器件，尤其是一种利用电荷耦合实现耐压的功率MOS器件，属于功率MOS器件的技术领域。

背景技术

半导体功率器件通常需要承受一定的电压，电压范围从几十伏至几千伏不等，而实现器件耐压的两大要素是器件使用的材料以及器件的结构。目前应用最为广泛的半导体功率器件是硅器件，所使用的材料为硅材料，通常为外延硅材料，其具有特定的电阻率与厚度；而器件的结构又包含有源区结构和终端保护区结构，前者通常为器件导通工作时电流的流经区域，后者则为器件耐压工作时电场由有源区边缘向外横向扩展提供了延伸和承受的区域，从而确保器件在允许的工作电压范围内不被击穿。

衡量一个功率器件终端保护区结构好与坏的重要标准包括耐压的极限能力、耐压的可靠性以及耐压结构所占芯片的面积比重。一般来说，通常需要终端保护区结构的耐压能力不低于器件的有源区，器件的耐压要求越高，则终端保护区结构的尺寸越大，即占整个芯片的面积比重越高，而在芯片总的面积已定的前提下，有源区的面积就会被迫缩小，从而降低了器件的电流能力，因此，理想的终端保护区结构是耐压能力强并且尺寸尽可能的小。

一般地，终端保护区包括耐压保护区，传统的耐压保护区多采用场限环结构或场板结构或两者的结合，如图1所示，具体为一种耐压保护区采用场限环结构的沟槽型MOSFET器件的结构图，其包括N型漂移区10以及与所述N型漂移区10邻接的N型衬底11，在N型漂移区10内设置沟槽型元胞以及多个场限环39，其中，沟槽型元胞包括有源沟槽40，所述有源沟槽40位于有源P阱38内，深度伸入N型漂移区10内，即有源沟槽40的槽底位于有源P阱38的下方。有源沟槽40的内壁生长有绝缘栅氧化层41，在生长有绝缘栅氧化层41的有源沟槽40内填充有源导电多晶硅35，在相邻有源沟槽40侧壁上方设有有源N+注入区34，所述有源N+注入区34位于有源P阱38内的上部，且与有源沟槽40的外侧壁相接触。有源沟槽40的槽口覆盖有介质层36，所述介质层36还覆盖在耐压保护区的N型漂移区10的表面，有源区金属37覆盖在介质层36上，并与有源P阱38以及有源N+注入区34欧姆接触。具体实施时，在耐压保护区内，通过P阱形成的场限环39与N型漂移区10间形成PN结。

在上述结构耐压时，耐压保护区内的PN结会耗尽，耗尽的区域会随着电压的增加逐渐横向连在一起来支撑电场，场限环39的数量决定了耐压的高低，同时，场限环39的浓度、结深、间距都要根据与之形成PN结的漂移区浓度来确定，因此，需要有特定的工艺流程来制作场限环39，并且容易受其它工艺的影响，从而导致器件的耐压稳定性和可靠性易受波动。

此外，对于一些半导体器件中，有源区内的元胞采用电容板结构，该结构可以实现电荷耦合，当耦合的电荷与其周围漂移区内的电荷达到平衡时，两种电荷形成的耗尽区即可支撑耐压，对比传统功率器件，这类器件所使用的外延硅材料的电阻率更小，可以获得更低的导通电阻，然而较高的漂移区浓度对器件的终端耐压结构提出了更高的要求，场限环39的数量需要更多，且工艺容宽更小，这些都是不利于这类先进器件的可靠性和性价比的。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种利用电荷耦合实现耐压的功率MOS器件，其耐压能力强，耐压可靠性高，制作工艺简单，并且终端保护区占用芯片整体面积的比重更低，具有极高的性价比，适宜于批量生产。

按照本实用新型提供的技术方案，所述利用电荷耦合实现耐压的功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈并环绕包围所述有源区，终端保护区内包括邻接有源区的耐压保护区；在所述功率MOS器件的截面上，所述半导体基板包括位于上方的第一导电类型漂移区以及位于下方的第一导电类型衬底，所述第一导电类型衬底邻接第一导电类型漂移区，第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底的下表面形成半导体基板的第二主面；其创新在于：

在所述功率MOS器件的俯视平面上，耐压保护区内包括至少一个耐压环，耐压保护区内邻近有源区的耐压环形成连接耐压环；