[实用新型]一种低相噪微波频率源锁相电路和设备

说明书

技术领域

本实用新型涉及通信领域，特别涉及一种低相噪微波频率源锁相电路和设备。

背景技术

随着电子设备的发展，电子系统对频率源提出了愈来愈高的要求，通过锁相技术得到高质量的微波频率综合发生器的微波锁相频率源技术也得到很大发展。

锁相环（PLL）如图1所示：包括鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO），鉴相器（PD）把参考输入信号（XTAL）的相位与压控振荡器（VCO）信号的相位进行比较，由鉴相器（PD）将这两个输入信号的相位误差转换为误差电压，该电压由环路滤波器滤波后作为压控振荡器（VCO）的控制电压，控制电压改变压控振荡器（VCO）的输出频率，当闭环系统稳定后，压控振荡器（VCO）的输出频率即达到所需要的频率，完成输出频率与参考频率的锁定。当输出频率高于参考频率时，一般还需要在反馈支路增加分频器（N），使得输入到PD的两路信号频率大致相等。同样，参考信号也可以使用一个分频器（R），来获得较小的鉴相频率。

在微波频率综合器的所有技术指标中，相位噪声（Phase noise）和跳频时间是核心的两项指标。其中相位噪声（Phase noise）是指系统在各种噪声的作用下引起的系统输出信号相位的随机变化。它是衡量频率标准源（高稳晶振、原子频标等）频稳质量的重要指标，随着频标源性能的不断改善，相应噪声量值需要越来越小。在实际应用中，一般重点考虑输出频率的载波近端相位噪声，通过对锁相环（PLL）架构的数学推导，可以得到整个系统的输出近端相位噪声公式为：

       

其中，PN_REF为参考频率的相位噪声，PN_1Hz为鉴相器(PD)的等效噪声基底，当采用数字鉴相器时，PN_1Hz是评估鉴相器相噪特性好坏的重要参数,fcomp为鉴相频率，fcomp=fout/N，N为反馈分频比。因此，要得到输出频率有较高相噪的指标（即是较小的PN_total），就需要减小N，减小fcomp，减小PN_1Hz；但减小N和fcomp是相矛盾的；不但根据上述公式的推导式可以得出，仍然是以减小N来获得较好的相噪特性。

现有技术中，一般的数字锁相环采用数字鉴相器，数字分频器和宽带（或者窄带）VCO来实现。然而由于数字器件的PN_1Hz本底噪声限制（数字器件一般都具有本底噪声，且该本底噪声大小根据器件的具体情况而定，在精确度要求的使用场合，该本底噪声不能忽略，会对系统误差和信号噪声比产生较大影响），不能获得很好的输出相噪特性。

另一种锁相环就是将数字鉴相器用模拟的取样鉴相器替代，成为取样锁相环。取样锁相(模拟锁相)的突出优点是输出相位噪声更低，它直接在压控振荡器（VCO）所处频段高频鉴相，不对参考信号进行预分频处理，而且在反馈支路也没有N分配器，同时取样鉴相器本身有很好的PN_1Hz噪底，从而可以实现低相噪的本振源(即锁相介质振荡器)。但由于没有N分频器，当压控振荡器（VCO）频率带宽较宽时，存在可能锁定到参考频率的任意谐波频率的可能，出现错锁问题。

为了解决错锁，一般采用介质压控振荡器 (CRO)来代替压控振荡器（VCO），介质压控振荡器 (CRO)具有Q值高，调谐带宽窄的特点，可以避免取样锁相可能发生的错锁。但是介质压控振荡器 (CRO)相比压控振荡器（VCO），成本要高很多，而且不能进行宽带频率输出。

目前，现有技术方案是采用双环结构来解决错锁问题，但是现有的双环结构中仍然需要一个辅助的数字环路来进行预置电压的牵引，达到防止模拟锁相的错锁，连接电路较多，使用方案复杂。

总之，现有技术的问题就是：1）如果只采用数字锁相，就不能获得高的相噪指标；2)只采用取样锁相，成本较高，也不能在一定范围内进行频率调节，产品会呈现多样性和不通用；3)如果采用数字锁相和模拟锁相两者相结合的方法，则电路复杂，调试难度增加。

实用新型内容