[实用新型]一种多总线保护出口仲裁容错装置

权利要求书

1.一种多总线保护出口仲裁容错装置，其特征在于，包括第一电源（VCC）、第二电源（VDD）、若干个CPU、 若干过滤芯片、动作计数器（D1）、返回计数器（D2）、比较器（D3）和出口继电器（K）；

所述CPU各连接一个过滤芯片，动作计数器（D1）、返回计数器（D2）均连接过滤芯片，所述动作计数器（D1）、返回计数器（D2）的输出端连接比较器（D3）的输入端，比较器（D3）的输出端与出口继电器（K）的输入端的负极相连，出口继电器（K）输入端的正极连接第二电源（VDD）；

第一电源（VCC）连接过滤芯片、动作计数器（D1）、返回计数器（D2）、比较器（D3）。

2.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于，

还包括二极管，所述二极管与第一电源（VCC）串联后连接过滤芯片、动作计数器（D1）、返回计数器（D2）和比较器（D3）。

3.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于，

所述若干个CPU包括有各自独立的电源；

所述第一电源（VCC）包括若干个独立的电源，所述第一电源（VCC）的若干个独立的电源均分别连接一个二极管。

4.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于，所述过滤芯片、动作计数器（D1）、返回计数器（D2）、比较器（D3）封装在复杂可编程逻辑器件内。

5.根据权利要求1所述的一种多总线保护出口仲裁容错装置，其特征在于，所述CPU与过滤芯片的数量相同。