[实用新型]基于FPGA的SRAM读写控制实验装置

说明书

技术领域

本实用新型属于自动控制技术领域，具体涉及到一种基于FPGA的SRAM读写控制实验装置。

背景技术

学生在实践的学习中，学生会遇到数据的读写速度较慢或，内存不足的情况。但是，又对相关的知识缺乏认识，尤其是SRAM的读写控制，认识学习这种SRAM的读写控制显得很重要，然而现在大多数的SRAM读写控制实验装置存在下述不足：电路复杂，调试不方便；SRAM读写控制方式是由软件程序实现的；不具有多种通信接口、及网络连接和管理能力。

发明内容

本实用新型所要解决的技术问题在于克服现有SRAM读写控制实验装置的不足，提供一种电路简单、调试方便、具有多种通信接口的基于FPGA的SRAM读写控制实验装置。

解决上述技术问题所采用技术方案是它具有：一种基于FPGA的SRAM读写控制实验装置，它具有对整个装置进行控制的控制器；通信电路，该电路与控制器相连；SRAM读写控制电路，该电路与控制器相连。

本实用新型的控制器为：集成电路U5的B11脚、A11脚、B12脚、B12脚、A12脚、E10脚、E11脚、B14脚、A14脚、C11脚接集成电路U1的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、24脚，集成电路U5的F15脚、F16脚、C16脚、G15脚、G16脚、B9脚、B16脚、E9脚、D9脚、C9脚、B10脚、A10脚、A15脚、F15脚、F11脚、F9脚、F10脚接集成电路U2的2脚、23脚、21脚、24脚、25脚、3脚～10脚、20脚、22脚、27脚，集成电路U5的D5脚、B4脚接集成电路U3的13脚、16脚，集成电路U5的D12脚、D11脚接集成电路U4的3脚、2脚，集成电路U5的M15脚接晶体振荡器Y1的4脚，集成电路U5的F4脚、H5脚、H14脚、H1脚、J3脚、G12脚、H12脚、H13脚、J5脚、H3脚、J4脚、H4脚接插座J3的2脚～13脚，集成电路U5的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U5的K7脚、H11脚、H6脚、G10脚～G6脚、D13脚、N4脚接1.2V电源，集成电路U5的L5脚、F12脚接2.5V电源，集成电路U5的G4脚、G13脚、K4脚、K13脚、M4脚、M13脚、N7脚、N10脚、P5脚、P12脚、R2脚、R15脚、E2脚、H16脚、H15脚、E13脚、E4脚、D10脚、D7脚、C12脚、C5脚、B15脚、B2脚、J10脚～J7脚、H10脚～H7脚、E12脚、M5脚接地，插座J3的1脚接地，晶体振荡器Y1的1脚接3V电源、3脚接地；集成电路U1的型号为74ALVC164245，集成电路U2的型号为IS61C64AL，集成电路U3的型号为SP3223，集成电路U4的型号为MAX488，集成电路U5的型号为EP4CE10F17C8。

由于本实用新型采用FPGA芯片，使得电路简单外围元件减少，提高了学生的认识，扩展了学生的视野，便于学生对FPGA的控制过程的理解，以及远程通信和管理的充分认识。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中通信电路和SRAM读写控制电路的电子线路原理图。

图3是图1中控制器的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于下述的实施例。

实施例1

在图1、2、3中，本实施例的基于FPGA的SRAM读写控制实验装置由通信电路、控制器、SRAM读写控制电路连接构成，通信电路与控制器相连，SRAM读写控制电路与控制器相连。