[实用新型]一种能够利用上位机进行测量控制的CPLD数字频率计

说明书

技术领域

本实用新型涉及一种数字频率计，具体是一种采用CPLD控制器进行频率计数，并且能够利用上位机进行测量控制的频率计，属于测控技术领域。

背景技术

在电子工程、资源勘探、仪器仪表等相关应用中，频率测量使用非常普遍，数字频率计也是工程技术人员必不可少的测量工具。

现有技术中数字频率计的设计通常存在两种不同的硬件架构：以单片机为核心芯片进行测量，或者以可编程逻辑器件为核心进行测量。以为单片机为核心进行测量，由于单片机在逻辑运算、智能控制方面，具有较好的特性，因此系统软硬件设计都较简单，调试容易，但是由于单片机工作可靠性低，某些情况下瞬间的复位也会造成严重后果，因此系统测量稳定性不高，测量精度的提高受限。

目前，采用较多的方案还是以可编程逻辑器件，也就是CPLD或者FPGA为控制核心实现测量，这种方式虽然系统工作稳定性高，测量精度高，但是采用CPLD进行测控也存在弊端：主要是CPLD在智能控制方面不够灵活，这就导致CPLD内部逻辑设计复杂度高，除了需要设计常规的计数单元外还需要设计测频控制模块，锁存器，显示译码等模块，特别是对测频控制模块的设计要求较高，因此增大了设计难度。

再者，数字频率计的测量原理通常分为两种：测频法和测周期法。

测频法就是在确定的闸门时间Tg内，记录被测信号的变化周期数(或脉冲个数)Nx，则被测信号的频率为：fx＝Nx/Tg。测周期法需要有标准信号的 频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为：fx＝fs/Ns。这两种方法的计数值会产生±1个字误差，并且测试精度与计数器中记录的数值Nx或Ns有关。

为了保证测试精度，一般对于低频信号采用测周期法，对于高频信号采用测频法。这就造成测量范围受限，无论基于哪种原理进行设计所得的频率计应用范围都将受限，设备通用性差。

此外，现有技术中的数字频率计测量参数的设置和测量结果的显示在应用灵活量与便利性上尚有较大欠缺，这主要体现在普遍是依赖与单片机或者CPLD直接通信的独立按键输入，测量结果的显示也是依赖LCD显示屏完成，测量结果也不能方便的进行存储分析，这对于测量次数较多的频率测量来说测量效率和操作灵活性都不高。

实用新型内容

针对现有技术存在的上述不足，本实用新型的目的是：怎样提供一种系统工作稳定性强，测量精度高，调试容易，可测频率范围宽，并且测量效率高，操作灵活的基于频率测量法的CPLD频率计。

为了实现上述目的，本实用新型采用了以下的技术方案。

一种能够利用上位机进行测量控制的CPLD数字频率计，其特征在于：包括单片机，第一CPLD控制器和第二CPLD控制器；

所述单片机通过SPI串行通信接口与第一CPLD控制器实现电连接，连接线记为：第一从设备数据输入线SDI1，第一从设备数据输出线SDO1，第一时钟信号线SCLK1，第一从设备使能信号线CS1；

所述单片机通过SPI串行通信接口与第二CPLD控制器实现电连接，连接线记为：第二从设备数据输入线SDI2，第二从设备数据输出线SDO2，第二时钟信号线SCLK2，第二从设备使能信号线CS2；

所述单片机通过串口与计算机相连接；

所述第一CPLD控制器包括第一可控计数器单元和第一并串转换单元，所述第一可控计数器单元具有计数使能端，计数时钟端和计数输出端，所述第一可控计数器单元的计数使能端与所述第一从设备数据输入线SDI1相连接，所述第一可控计数器单元的计数时钟端为第一被测信号输入端，所述第一可控计数器单元的计数输出端与第一并串转换单元的输入端相连接，第一并串转换单元的输出端与第一从设备数据输出线SDO1相连接；

所述第二CPLD控制器包括第二可控计数器单元，可控分频单元，第二并串转换单元和串并转换单元，所述第二可控计数器单元的计数使能端为第二被测信号输入端，所述第二可控计数器单元的计数时钟端与可控分频单元的信号输出端相连接，可控分频单元的信号输入端与第二CPLD控制器内部工作时钟信号端相连接，可控分频单元的分频系数控制端与串并转换单元的输出端相连接，串并转换单元的输入端与所述第二从设备数据输入线SDI2相连接，所述第二可控计数器单元的计数输出端与第二并串转换单元的输入端相连接，第二并串转换单元的输出端与第二从设备数据输出线SDO2相连接。

进一步的，所述第一CPLD控制器和第二CPLD控制器均为EPM7032S芯片。