[实用新型]LTTL/LCMOS型中规模时序逻辑芯片测试装置

说明书

技术领域

本实用新型涉及测试领域，特别是涉及集成电路芯片测试范畴，可以广泛应用于教学、科研、产品研发时低电压供电中规模时序逻辑集成芯片的逻辑功能测试和芯片功能验证。

技术背景

教学科研中广泛运用到类似触发器、计数器、移位寄存器等中规模时序逻辑集成芯片，这类芯片是否能正常使用牵涉到其逻辑功能的验证。然而，时序电路逻辑功能的测试，既需要脉冲作为触发时钟，也需要有预置控制电平或复位控制电平，而且测试状态比较多，这些要求既给测试环境（如电源、脉冲发生信号源、示波器、万用表、逻辑笔）带来了较高的要求，测试过程也比较繁琐（逻辑完整性测试需要），因此，提出一种高效测试中规模时序逻辑芯片逻辑功能的测试装置有极强的工程意义和实用价值。目前市面上的该类产品和公开的专利，存在如下问题。一是，逻辑分析仪虽然功能齐全强大，但是结构复杂，体积庞大，价格昂贵，不适合便携式携带测试场合。二是，价格低廉的产品则使用的单片机作为微处理模块，其IO口资源紧张和串行工作机制限制了待测试芯片的逻辑规模和测试速度。本实用新型在测试规模和研制成本上做出折中，既保证测试规模较大、速度较快，又体积较小、功耗较低，适用于便携式测试场合。

发明内容

本实用新型提出了一种LTTL/LCMOS型中规模时序逻辑芯片逻辑测试装置，能对40引脚及以下的3.3V电源供电的LTTL和LCMOS电平规范的中规模时序逻辑芯片进行逻辑验证和判断其内部各个独立逻辑单元的好坏。为芯片的选择与系统测试提供芯片级保证。该装置自带供电、激励测试向量、输出响应向量判决、待测芯片型号预置、测试结果显示等功能，无需外接直流电源、单脉冲信号发生器、逻辑笔外围辅助设备。该装置除手工置入时序芯片型号外其余测试及结果显示均为全自动，大大简化了测试环境和提高了测试效率。

本实用新型是通过以下技术方案实现的：一种LTTL/LCMOS型中规模时序逻辑芯片测试装置，包括供电模块、处理器模块、电气接口模块、待测芯片插槽及人机接口模块。所述供电模块与处理器模块、电气接口模块及人机接口模块连接；所述处理器模块与电气接口模块、人机接口模块连接；所述待测芯片插槽通过电气接口模块与处理器模块连接。该装置通过人机接口模块的输入子模块接收待测芯片型号后，处理器模块从存储在其内部的芯片激励库中查找相应的激励测试向量和供电信息，在为待测芯片配置合理的供电后，通过电气接口模块对待测芯片施加预定规律的激励测试向量，并通过电气接口模块读取待测芯片输出引脚上的响应向量，比较后将测试结果显示在人机接口模块的显示子模块上。

进一步，本实用新型所述供电模块采用开关电源方案供电，输出有+5V、-5V、+3.3V、+1.5V四种。其中+5V、-5V电源为显示子模块LCD背光电源，+3.3V电源为处理器模块芯片级、待测芯片、电气接口等模块供电，+1.5V为处理器模块的片上模拟锁相环PLL和内核供电。

进一步，本实用新型所述处理器模块采用现场可编程门阵列FPGA，其片上有锁相环、ALU、LE和可配置IO口。其内部设计集成了顶层时序管理子模块、键盘处理子模块、时钟发生子模块、激励测试向量生成子模块、响应读取子模块、标准响应查找表子模块、响应比较子模块和LCD液晶显示管理子模块

进一步，本实用新型所述电气接口模块采用驱动接口电路，满足处理器模块与待测芯片电流驱动的问题。

进一步，本实用新型所述待测芯片插槽采用40脚双列直插式封装可按压固定插座，IC插槽的1号脚位于其正面左下角第一个引脚，为待测IC芯片的定位脚。

进一步，本实用新型所述人机接口模块包括输入子模块和显示子模块，输入子模块采用4×4非编码矩阵键盘，显示子模块为128×64LCD液晶显示模块。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是本实用新型系统组成框图。

图2是本实用新型FPGA顶层模块示意图。

具体实施例

本实用新型提出一种LTTL/LCMOS型中规模时序逻辑芯片测试装置，能快速准确的对40脚以下、3.3V电源供电的LTTL/LCMOS中规模时序逻辑芯片进行自动逻辑验证和性能测试。如图1所示，该测试装置由供电模块、处理器模块、电气接口模块、待测芯片IC插槽、人机接口模块组成。所述供电模块与处理器模块、电气接口模块及人机接口模块连接；所述处理器模块与电气接口模块、人机接口模块连接；所述待测芯片插槽通过电气接口模块与处理器模块连接。