[实用新型]晶片级芯片封装结构

说明书

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种晶片级芯片封装结构。

背景技术

请参阅图1，为现有技术中一种芯片封装结构的示意图。该芯片封装结构中，基底2与一带有支撑围堰11结构的衬底1通过粘结胶层12进行键合连接。该封装结构存在的问题有：a.支撑围堰11的厚度为30～45μm，增加了封装厚度；b.围堰需要在衬底上进行涂布、曝光、显影三个制程形成，需要的工艺步骤较多；c.围堰的均一性较差，造成后续在键合过程中涂布的粘结胶层12出现漏胶、溢胶的现象，造成键合过程中裂片或脏污问题；d.围堰材料与衬底材料的热膨胀系数(CTE)相差较大，容易带来分层等可靠性问题。

因此，需要找到一种芯片封装结构，在可以降低封装厚度同时增加产品可靠性，且可达到较为经济的制造成本。

发明内容

为了解决上述技术问题，本实用新型提出一种晶片级芯片封装结构，能够有效降低芯片封装的厚度，增加产品的可靠性，且可达到较为经济的制造成本。

本实用新型的技术方案是这样实现的：

一种晶片级芯片封装结构，包括一基底和一衬底，所述基底具有第一表面及与其相对的第二表面，所述基底的第一表面与所述衬底之间通过一层厚度均匀的连接层键合在一起。

作为本实用新型的进一步改进，所述芯片为微机电系统芯片或运算处理芯片。

作为本实用新型的进一步改进，所述芯片为影像感测芯片，所述连接层的材质为具有高通光率的高分子材料。

作为本实用新型的进一步改进，所述第一表面具有元件区、介质层和位于所述介质层内并电连接所述元件区的若干导电焊垫，所述导电焊垫的正面接触所述连接层，所述导电焊垫的背面通过一金属布线层将其电性引至所述第二表面。

作为本实用新型的进一步改进，所述导电焊垫与所述连接层之间设有一层固化金属层。

作为本实用新型的进一步改进，所述第二表面上形成有暴露所述导电焊垫的第一开口，所述第一开口内及所述第二表面上形成有绝缘层、所述绝缘层上形成有暴露所述导电焊垫的第二开口，所述第二开口内及所述绝缘层上形成有所述金属布线层，所述金属布线层上形成有保护层，所述保护层上形成有用于所述金属布线层的电性引出的焊球。

作为本实用新型的进一步改进，所述第二开口的底部停留于所述导电焊垫的正面或穿透所述导电焊垫但不超出所述固化金属层。

作为本实用新型的进一步改进，所述固化金属层的材质可以为铝、镍、金、铜、钛或其合金。

作为本实用新型的进一步改进，所述固化金属层的厚度为1um～30um。

作为本实用新型的进一步改进，所述连接层的厚度为2um～50um。

本实用新型的有益效果是：本实用新型提供一种晶片级芯片封装结构，该封装结构中，芯片的基底与衬底之间通过一厚度均匀的连接层直接相连，一方面，该连接层表面的厚度均一性好，且厚度可以做到很薄；另一方面，该连接层是整面性铺设于衬底之上，不存在漏胶、溢胶、分层等影响产品可靠性的问题。特别的，相比现有技术中通过支撑围堰连接芯片基底与衬底的封装结构，该封装结构用一层连接层代替支撑围堰，不仅可以降低封装厚度，还可以解决支撑围堰带来的漏胶、溢胶造成的键合裂片或分层等可靠性问题。因此，本实用新型能够有效降低芯片封装的厚度，增加产品的可靠性，且可达到较为经济的制造成本。

附图说明

图1为现有技术中一种芯片封装结构的示意图；

图2为本实用新型实施例1晶片级芯片封装结构的示意图；

图3为本实用新型实施例2晶片级芯片封装结构的示意图；

图4为本实用新型实施例3晶片级芯片封装结构的示意图；

结合附图，作以下说明：

1-衬底2-基底

3-连接层4-固化金属层

5-绝缘层6-金属布线层

7-保护层8-第二开口

9-焊球10-第一开口

201-导电焊垫202-介质层

200a-第一表面200b-第二表面

11—支撑围堰12——粘结胶层

具体实施方式

为使本实用新型能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。

实施例1