[实用新型]一种无毛刺的时钟切换电路

权利要求书

1.一种无毛刺的时钟切换电路，其特征在于，包括反相器I1、第一与门U1、第二与门U2、第一同步电路A、第二同步电路B、第五寄存器R5、第六寄存器R6和门控电路；

反相器I1的输入端连接时钟选择信号CLKSel；

第一与门U1的输入端分别连接反相器I1的输出端和第六寄存器R6的反向输出端gate_ib，第一与门U1的输出端依次连接第一同步电路A和第五寄存器R5的输入端；

第二与门U2的输入端分别连接时钟选择信号CLKSel和第五寄存器R5的反向输出端gate_ia，第二与门U2的输出端依次连接第二同步电路B和第六寄存器R6的输入端；

第一同步电路A和第五寄存器R5的时钟端分别连接第一时钟CLKA；第二同步电路B和第六寄存器R6的时钟端分别连接第二时钟CLKB；第一同步电路A和第五寄存器R5的复位端，以及第二同步电路B和第六寄存器R6的置位端，分别连接全局复位RSTn；

门控电路的输入端分别连接第五寄存器R5的正向输出端gate_a和第一时钟CLKA，以及第六寄存器R6的正向输出端gate_b和第二时钟CLKB，输出端输出无毛刺时钟CLKO。

2.根据权利要求1所述的一种无毛刺的时钟切换电路，其特征在于，第一同步电路A包括级联的第一寄存器R1和第二寄存器R2；第一寄存器R1的输出端连接第二寄存器R2的输入端，第一寄存器R1和第二寄存器R2均为时钟上升沿触发且复位值为0，时钟端分别连接第一时钟CLKA，复位端分别连接全局复位RSTn。

3.根据权利要求1所述的一种无毛刺的时钟切换电路，其特征在于，第二同步电路B包括级联的第三寄存器R3和第四寄存器R4；第三寄存器R3的输出段连接第四寄存器R4的输入段，第三寄存器R3和第四寄存器R4均为时钟上升沿触发且置位值为1，时钟端分别连接第二时钟CLKB，置位端分别连接全局复位RSTn。

4.根据权利要求1所述的一种无毛刺的时钟切换电路，其特征在于，第五寄存器R5和第六寄存器R6均为时钟下降沿触发，第五寄存器R5的复位值为0，第六寄存器R6的置位值为1。

5.根据权利要求1所述的一种无毛刺的时钟切换电路，其特征在于，门控电路包括第一与非门IU1、第二与非门IU2和第三与非门IU3；第一与非门IU1的两个输入端分别连接第一时钟CLKA和第五寄存器R5的正向输出端geta_a，第二与非门IU2的两个输入端分别连接第二时钟CLKB和第六寄存器R6的正向输出端geta_b，第一与非门IU1输出端clkag和第一与非门IU2输出端clkbg连接至第三与非门IU3的两个输入端，第三与非门IU3的输出端输出无毛刺时钟CLKO。