[实用新型]高隔离度、低衬底泄露的射频开关电路有效
申请号: | 201520358124.7 | 申请日: | 2015-05-28 |
公开(公告)号: | CN204615793U | 公开(公告)日: | 2015-09-02 |
发明(设计)人: | 程知群;颜国国;朱丹丹;陈帅;范凯凯;王凯 | 申请(专利权)人: | 杭州电子科技大学 |
主分类号: | H03K17/687 | 分类号: | H03K17/687 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 叶志坚 |
地址: | 310018 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 隔离 衬底 泄露 射频 开关电路 | ||
技术领域
本实用新型涉及射频开关电路,具体涉及一种高线性度、高隔离度适用于单刀十掷以上的射频开关电路。
背景技术
在无线通信系统的收发机中,高性能的开关用于发射通路和接收通路信号的选择,开关的插入损耗、线性度、隔离度等性能直接制约着整个系统的输出功率、噪声系数等性能。尤其在如今的3G、4G广泛应用于移动电话的通信和导航中,收发机需要进行多个频段多种模式的选择,因此高性能的单刀多掷开关不可缺少。现今以硅为衬底的CMOS工艺仍是射频开关的主流工艺,该工艺以其超低的成本,优异的射频性能(低插入损耗、高隔离度和高线性度)被广泛应用于无线通信系统中。
传统的射频开关电路都是由一条与天线相连的主路引出几条相同的支路设计而成的。每条支路上通常都是串联一个MOSFET管和并联一个MOSFET管,通过控制MOSFET管的开(ON)和关(OFF)来实现电路的功能。在理想状态下,射频信号通过打开的MOSFET管,对于关闭的MOSFET管,射频信号完全反射回来,但由于MOSFET管高频条件下的一些寄生效应,实际中信号会发生一些损耗和泄漏(主要是衬底泄漏),当输入大信号时,这种效应会更加明显,而且大摆幅的电压通过MOSFET管时,输出端会产生高次谐波,会导致开关总体线性度降低,这些现象对我们在实际设计电路时将造成很大的困难。尤其是设计单刀十掷以上的射频开关,电路不仅存在信号衬底泄漏的问题,每条支路间的信号隔离也成为主要解决问题之一。
对于上述问题,传统的方法是通过改变MOSFET管的栅长栅宽以及MOSFET管堆叠的个数来折衷优化电路的最佳性能,但是并不能从根本上解决这些问题,致使射频开关存在一定的局限性,
发明内容
本实用新型针对现有技术的不足,提出了一种高隔离度、低衬底泄露的射频开关电路。
本实用新型一种高隔离度、低衬底泄露的射频开关电路,将传统的单刀多掷开关电路,多掷分组,每组并联不超过4掷,每掷由串联一个MOSFET stack和并联一个MOSFET stack组成,每组电路再串联一个MOSFET stack管,然后相互并联到主通路;每个MOSFET管的衬底都串联一个电容,电容的另一端接地;电路中栅极控制电压接在每个MOSFET管的栅极,衬底控制电压接在衬底与电容间的节点上。
所述的电容为CMOS工艺上的电容,属于fF的数量级。
有益效果:本实用新型提供了一种射频开关电路模型,用MOSFET stack分别将几组射频接收支路隔离开来,将起隔离作用的MOSFET stack偏置在三极管区,MOSFET stack等效为一组并联的电阻电容网络,调整它的栅宽与栅长比,使电阻电容网络中的电阻变的很小,电容增大,由于每组接收支路间存在这么一个电容,所以对于单刀十掷以上的射频开关,每条支路的隔离度会提升很多,而这个电阻电容网络中的电阻很小,所以对于所有射频支路来说,它的插入损耗也很小,时延也较短。另外,由于MOSFET管的栅极、漏极、源极和衬底之间都存在寄生电容,尤其是信号频率上了1GHz后,这些寄生电容的值会变的很大,一般都在100fP左右,本实用新型通过在所有MOSFET管的衬底上串联一小电容,来减小寄生电容的影响,控制好小电容的容值可使MOSFET管到地的寄生电容变的很小,有用信号将不容易从衬底泄漏出来,而信号的高次谐波可以从衬底和小电容流到地上,电路的线性度会有很大的提高,另外,该电路结构较为简单、功耗小、电路集成度高。
附图说明
图1为MOSFET管衬底串联电容的模型图;
图2为MOSFET管衬底串联电容的等效电路图;
图3为本实用新型的结构示意图;
图4为传统单刀十二掷射频开关电路的结构示意图;
图5为本实用新型的一种单刀十二掷射频开关电路的结构示意图。
具体实施方式
如图1、图2、图3、图4所示,一种高隔离度、低衬底泄露的射频开关电路将传统的单刀多掷开关电路,多掷分组,每组并联不超过4掷,每掷由串联一个MOSFET stack和并联一个MOSFET stack组成,每组电路再串联一个MOSFET管,然后相互并联到主通路;每个MOSFET stack的衬底都串联一个电容,电容的另一端接地;电路中栅极控制电压接在每个MOSFET管的栅极,衬底控制电压接在衬底与电容间的节点上;所述的电容为CMOS工艺上的电容,属于fF的数量级。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学,未经杭州电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520358124.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:省电电路及具有省电电路的电子设备
- 下一篇:一种太阳能晶硅电池漏电检测分析仪