[实用新型]动态可重构高速串行总线多主仲裁装置有效
申请号: | 201520394655.1 | 申请日: | 2015-06-10 |
公开(公告)号: | CN204833260U | 公开(公告)日: | 2015-12-02 |
发明(设计)人: | 王晶;李超;周继芹;张伟功;邱柯妮;朱晓燕;徐远超 | 申请(专利权)人: | 首都师范大学 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100048 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 动态 可重构 高速 串行 总线 仲裁 装置 | ||
技术领域
本实用新型涉及一种嵌入式系统总线中的多主仲裁装置,尤其涉及一种动态可重构高速串行总线多主仲裁装置。
背景技术
动态可重构高速串行总线(UM-BUS)是针对系统小型化与嵌入式一体化设计提出的一种能够将冗余容错与高速通信有机统一,具备远程扩展能力的高速串行总线。如图1所示,它采用基于M-LVDS技术的总线型拓扑结构,支持多节点直接互连,最多可使用32条通道并发传输通信。在通信过程中,如果某些通道出现故障,总线控制器可实时地监测出来,将数据动态分配到剩余有效通道上进行传输,实现动态重构,对通信故障进行动态容错。
UM-BUS总线采用主从命令应答的通信模式,通过数据包的形式进行信息交互。连接在总线上的通信节点按功能不同可分为主节点、从节点和监控节点,总线通信过程总是由主节点发起,从节点响应来完成的。UM-BUS总线具有时间同步功能,可保证总线各个节点之间时间系统的精确同步。UM-BUS总线支持单主(SignalMaster)通信与多主(MultiMaster)通信两种通信模式。在多主模式下,总线上可以存在多个主节点,多个主节点间需要通过仲裁方式来竞争总线使用权。
常用的总线及网络仲裁方法包括CSMA/CD算法、令牌传递算法、时间片轮转方法等,可用于以太网、令牌环网等通信网络或总线中,通过仲裁解决总线竞争和冲突。对于UM-BUS总线,上述仲裁算法存在着仲裁效率低、传递延迟大、令牌丢失、带宽利用率差等问题,不能满足UM-BUS总线对实时性、可靠性的需求。
针对UM-BUS总线的特点,本实用新型提出一种基于可变时隙轮转的多主仲裁装置,可以为UM-BUS总线实现实时、高效、高可靠的总线使用权仲裁。
发明内容
本实用新型的目的在于提供一种UM-BUS总线多主仲裁装置,能够通过可变时隙轮转方式,实现UM-BUS总线上多个主节点之间总线使用权的高效、高可靠裁决。
为实现上述目的,本实用新型所采用的技术方案为:
一种动态可重构高速串行总线多主仲裁装置,其特征在于:包括仲裁时隙定时器、仲裁时隙计数器、总线传输控制器、总线仲裁控制器、总线通信控制器和总线活动监视器,其中所述仲裁时隙定时器采用总线通信控制器的工作时钟,完成仲裁时隙时间片的定时;所述仲裁时隙计数器,用来对仲裁时隙定时器产生的仲裁时隙进行计数,产生仲裁时隙序号;所述总线传输控制器用于在需要进行总线通信时,向总线仲裁控制器产生总线通信请求;所述总线仲裁控制器用来根据仲裁时隙、总线通信请求及总线活动监视情况,采用可变时隙轮转方式,完成总线多个主节点间的总线使用权仲裁,控制仲裁时隙定时器的计时及总线通信控制器对总线的使用权;所述总线通信控制器完成总线通信数据接收与发送,向仲裁时隙定时器提供同步的时间基准;所述总线活动监视器利用总线通信控制器的输出,向总线仲裁控制器报告总线占用情况。
本实用新型的动态可重构高速串行总线多主仲裁装置,采用仲裁时隙轮转与时隙动态扩展的方法,能够缩短UM-BUS总线多主仲裁的等待时间,提高仲裁可靠性。
附图说明
图1是UM-BUS总线的拓扑结构图;
图2是UM-BUS总线协议层次模型图;
图3是UM-BUS总线数据传输过程与数据通路示意图;
图4是UM-BUS总线多主仲裁装置的组成结构图;
图5是总线仲裁时隙分配及时隙扩展示意图;
图6是主节点仲裁过程流程图。
具体实施方式
如图1所示,UM-BUS总线采用基于M-LVDS(TIA/EIA-899)的多通道智能动态冗余的总线型拓扑结构,最多支持30个通信节点直接互连,不需要路由或中继设备;使用2~32个通道并发传输数据,单通道最大通信速率可达200Mbps;通道如果出现故障,可通过通道动态冗余及故障重构技术自动屏蔽故障通道,在剩余健康通道上继续通信;采用主从应答的通信方式,可为系统提供远程存储访问及非智能扩展能力。
UM-BUS总线上的节点按功能不同可划分为主节点,从节点及监视节点,一次通信过程只能由主节点发起,并且由从节点或其它主节点响应,监视节点用于监视总线上的通信过程。节点间通过数据包的形式交互信息。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于首都师范大学,未经首都师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520394655.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:DSP和FPGA共用FLASH系统
- 下一篇:一种利用MCU核的外设扩展系统