[实用新型]晶片的封装单元堆迭模组

权利要求书

1.一种晶片的封装单元堆迭模组，其特征是，包含第一封装基材、第一上层电路和第一复数个上层金属柱，第一上层电路设置于第一封装基材上方；第一复数个上层金属柱设置于第一封装基材上方，电性耦合于第一上层电路。

2.如权利要求1所述晶片的封装单元堆迭模组，其特征是，进一步包含第二封装基材、第二下层电路和第二复数个下层金属柱，第二下层电路设置于第二封装基材下方；第二复数个下层金属柱设置于第二封装基材下方，电性耦合于第二下层电路；第二封装基材垂直堆迭于第一封装基材的上方；第二复数个下层金属柱分别对应于第一复数个上层金属柱。

3.如权利要求2所述晶片的封装单元堆迭模组，其特征是，进一步包含第二上层电路和第二复数个上层金属柱，第二上层电路设置于第二封装基材上方；第二复数个上层金属柱设置于第二封装基材上方，电性耦合于第二上层电路。

4.如权利要求3所述晶片的封装单元堆迭模组，其特征是，进一步包含第一晶片和第二晶片，第一晶片设置于第一封装基材上面；第二晶片设置于第二封装基材上面；第一晶片与第二晶片中的一个晶片是记忆体晶片，另外一个晶片是控制晶片，用以控制记忆体晶片。

5.如权利要求4所述晶片的封装单元堆迭模组，其特征是，第一晶片设置于第一封装基材与第二封装基材之间。

6.如权利要求3所述晶片的封装单元堆迭模组，其特征是，包含第三封装基材、第三下层电路和第三复数个下层金属柱，第三下层电路设置于第三封装基材下方；第三复数个下层金属柱设置于第三封装基材下方，电性耦合于第三下层电路；第三封装基材垂直堆迭于第二封装基材的上方；第三复数个下层金属柱分别对应于第二复数个上层金属柱。

7.如权利要求6所述晶片的封装单元堆迭模组，其特征是，进一步包含第一晶片、第二晶片和第三晶片，第一晶片设置于第一封装基材上面；第二晶片设置于第二封装基材上面；第三晶片设置于第三封装基材上面；第一晶片、第二晶片与第三晶片中的一个晶片是记忆体晶片，另外有一个晶片是控制晶片，用以控制记忆体晶片。

8.如权利要求7所述晶片的封装单元堆迭模组，其特征是，第三晶片与第二晶片是记忆体晶片；第一晶片是控制晶片，控制前述记忆体晶片的运作。

9.如权利要求7所述晶片的封装单元堆迭模组，其特征是，第一晶片设置于第一封装基材与第二封装基材之间；第二晶片设置于第二封装基材与第三封装基材之间。

10.一种记忆体模组，其特征是，包含第一封装基材、第一上层电路、第一复数个上层金属柱、控制晶片、第二封装基材、第二下层电路、第二复数个下层金属柱和第一记忆体晶片，第一上层电路设置于第一封装基材上方；第一复数个上层金属柱设置于第一封装基材上方，电性耦合于第一上层电路；控制晶片安置于第一封装基材上方，电性耦合于第一上层电路；第二下层电路设置于第二封装基材下方；第二复数个下层金属柱设置于第二封装基材下方，电性耦合于第二下层电路；第一记忆体晶片安置于第二封装基材上方；第二封装基材设置于第一封装基材上方；第二复数个下层金属柱分别对应于第一复数个上层金属柱。

11.如权利要求10所述的记忆体模组，其特征是，进一步包含第二上层电路、第二复数个上层金属柱、第三封装基材、第三下层电路和第三复数个下层金属柱，第二上层电路设置于第二封装基材上方，电性耦合于第一记忆体晶片；第二复数个上层金属柱设置于第二封装基材上方，电性耦合于第二上层电路；第三下层电路设置于第三封装基材下方；第三复数个下层金属柱设置于第三封装基材下方，电性耦合于所述之第三下层电路；第三封装基材垂直堆迭于第二封装基材上方；第三复数个下层金属柱分别对应于第二复数个上层金属柱。

12.如权利要求11所述的记忆体模组，其特征是，进一步包含第二记忆体晶片，第二记忆体晶片设置于第三封装基材上方。

13.如权利要求12所述的记忆体模组，其特征是，控制晶片设置于第一封装基材与第二封装基材之间。

14.如权利要求13所述的记忆体模组，其特征是，第二下层电路经由第二封装基材的镀通孔，电性耦合于第二上层电路；第三下层电路经由第三封装基材的镀通孔，电性耦合于第三上层电路。