[实用新型]一种基于嵌入式处理器的数字示波器

权利要求书

1.一种基于嵌入式处理器的数字示波器，其特征在于：包括FPGA电路、可控增益放大电路、测频电路、采样保持电路、AD转换电路，显示屏和矩阵键盘；所述的可控增益放大电路是数字示波器的前端，直接连接输入信号；所述的可控增益放大电路、采样保持电路、AD转换电路和FPGA电路串联连接；所述的可控增益放大电路、测频电路和FPGA电路串联连接；所述的FPGA分别与所述的可控增益放大电路、测频电路、采样保持电路、AD转换电路、显示屏和矩阵键盘连接，用于控制所述的可控增益放大电路、测频电路、采样保持电路、AD转换电路工作、及完成数字示波器与用户的交互功能。

2.根据权利要求1所述的基于嵌入式处理器的数字示波器，其特征在于：所述的FPGA电路的核心器件为NiosⅡ嵌入式处理器。

3.根据权利要求1所述的基于嵌入式处理器的数字示波器，其特征在于：所述的可控增益放大电路由小信号放大电路与大信号放大电路组成，采用宽带、高性能运放OPA656、OPA847和THS3001，由FPGA电路控制继电器切换OPA656的反馈电阻，改变信号放大倍数，提高信号信噪比。

4.根据权利要求1或3所述的基于嵌入式处理器的数字示波器，其特征在于：所述的可控增益放大电路还配置有7阶无源巴特沃斯滤波器，滤除高频噪声，滤波器的截止频率是10MHz。

5.根据权利要求1所述的基于嵌入式处理器的数字示波器，其特征在于：所述的测频电路由两部分组成，第一部分是OPA656饱和放大电路，第二部分是由高速比较器TLV3501实现的滞回比较电路。

6.根据权利要求1所述的基于嵌入式处理器的数字示波器，其特征在于：所述的采样保持电路由放大器THS4011、模拟开关TS5A3166、220pF的采样保持电容、可编程延时芯片AD9501组成；两个放大器THS4011用作隔离模拟开关TS5A3166和采样保持电容，模拟开关TS5A3166的开启和关断对应采样保持电路的采样和保持状态；可编程延时芯片AD9501实现对采样保持时钟的精准延时，产生步进延时的采样序列脉冲，实现对高频信号的采集。

7.根据权利要求1所述的基于嵌入式处理器的数字示波器，其特征在于：所述的AD转换电路采用12位高速AD转换芯片ADS805，所述的采样保持电路的输出信号从同相端输入，AD转换芯片ADS805的反相端连接到内部2.5V参考电平，用于采集0～5V的信号。

8.根据权利要求1所述的基于嵌入式处理器的数字示波器，其特征在于：所述的显示屏采用TFT显示器，并由FPGA电路驱动显示。