[实用新型]一种数字信号处理器的时钟产生电路

权利要求书

1.一种数字信号处理器的时钟产生电路，包括晶振，其特征在于：还包括可编程时钟合成器和CPLD，所述可编程时钟合成器内设有锁相环/分频器、压控振荡器和I²C总线接口，所述CPLD内设有定时器、触发器、移位寄存器、加法器、数据选择器和数据比较器，所述定时器的输出端和所述数据比较器的输出端分别与所述触发器的触发输入端连接，所述触发器的触发输出端分别与所述加法器的触发输入端和所述移位寄存器的触发输入端连接，所述加法器的输出端与所述数据选择器的地址输入端连接，所述数据选择器的输出端分别与所述移位寄存器的输入端和所述数据比较器的输入端对应连接，所述移位寄存器的输出端与所述数据比较器的输入端对应连接，所述移位寄存器的总线端口与所述I²C总线接口连接，所述晶振的输出端与所述压控振荡器的输入端连接，所述压控振荡器和所述I²C总线接口分别与所述锁相环/分频器连接，所述锁相环/分频器的输出端分别与所述数字信号处理器的控制信号产生及雷达状态采集器、回波信号处理及总线数据转发器、高速通信接口连接。

2.根据权利要求1所述的数字信号处理器的时钟产生电路，其特征在于：所述可编程时钟合成器的型号为“CDCE937”，所述CPLD的型号为“EPM570T100”。