[实用新型]一种用于RRAM的存储单元片内自测电路

说明书

技术领域

本实用新型涉及一种用于RRAM的存储单元片内检测电路。

背景技术

FLASH存储器作为传统主流的非易失存储介质，在电子信息领域扮演着核心且不可或缺的角色。随着工艺尺寸的不断缩小，由于复杂的掩模图形及昂贵的制造成本，越来越大的字线漏电和单元之间的串扰，以及浮栅中电子数目越来越少等原因，FLASH存储器的发展受到了限制。因此业界逐渐研究开发一些新兴的非挥发存储器，如CBRAM、MRAM、PRAM、RRAM等。其中阻变型随机存储器RRAM作为一种新型的非易失性数据存储技术，具有速度高、容量大、功耗低、成本低以及可靠性高的优点，RRAM被普遍认为是替代FLASH存储器的最具潜力的新型存储器。

同非易失性内存NANDFALSH一样，在阻变型随机存储器RRAM存储器阵列中，数据以位的方式保存在存储单元，这些存储单元以8个或者16个为单位，连成子线，形成所谓的字节(x8)或字(x16)，即存储器的位宽。一定数目的字线会再组成页。RRAM也是以页为单位进行读写数据操作。

然而在RRAM存储器的芯片制造过程中由于工艺制程以及应用中的各类原因，RRAM存储器中不可避免会存在存储单元损坏的情况，使之不能够正确工作。所以在存储器芯片出厂测试流程中，需要通过特定方法将存储阵列中天生损坏的存储单元测试并记录出来，然后通过相关修复策略在一定程度上将这些损坏的存储单元修复或替换，从而将那些自身损坏的存储单元数目在可修复范围内的芯片挽救回来，作为合格存储器芯片出厂，提高了良品率。

同NANDFALSH一样，在RRAM存储器内部工作中，RRAM存储器也是以整页为基本操作单位进行读写操作的。RRAM存储器芯片根据从外部接口得到的地址，译码并选中存储阵列中的某一页，然后按照内部操作的流程对选中页进行数据的存取。如图2a，在以页为最小数据操作单元的一类存储芯片中，会有一个页缓存器，它是一个与存储阵列中的一页存储空间大小相同且存储位置完全对等的锁存器阵列，用于在存储器内部数据传输时起到数据的缓冲存储作用。

在页操作类的存储器读写过程中，数据的搬移一般会有两个传输阶段，一个阶段是发生在外部接口IO与页缓存器之间，这里称为页缓存器操作阶段，主要是完成从外部接口IO到芯片内部的数据接收与发送：如写操作时将写数据从外部接口IO搬到页缓存器的页缓存器写入工作；和读操作时将数据从页缓存器搬移到外部接口IO的页缓存器读取工作。另一个阶段是发生在存储阵列和页缓存器之间，称之为阵列操作阶段，用于完成芯片内部存储阵列的读写工作：如在写操作时将数据从页缓存器搬移到存储阵列选中页相应位置的写阵列操作；和读操作时，将数据从存储阵列中的选中页搬到页缓存器相应位置的读阵列操作，如图2b所示。

RRAM存储器主要包括存储阵列、页缓存器、数据通路、验证模块、控制判断逻辑模块和地址发生器等，其中数据通路包括写数据通路和读数据通路。

在RRAM存储器的写阵列操作阶段过程中，片内的地址发生器会根据工作需求按照累加的方式遍历所有地址，将页缓存器中各地址的数据读取并逐次搬移到选中页阵列的相应位置。每次通过写数据通路进行的写操作(擦除或编程)，系统会根据地址发生器的当前地址对阵列相应位置进行写入操作，同时会将本次操作的写数据保存在验证模块中，每次写操作完成后，会有一个读验证操作，它会读取之前所写地址上的数据，并在验证模块中与原始写数据进行比较，以判断本次操作是否成功。如果比较结果相同即本次写操作成功，验证模块将输出成功标志位为1，控制判断逻辑模块会通知地址发生器加1，然后继续对下一地址操作。如果比较结果不同则认为失败，验证模块会重置成功标志位为0，控制判断逻辑模块会通知地址发生器会保持当前的操作地址，同时控制判断逻辑模块会告知相关模块调节存储单元相应字线或位线的操作电压(一般是以一定的步长上调电压)，然后芯片会对当前地址再重复一次写操作以及读验证，以此类推，如果在规定操作次数上限时(如同一地址最多重复操作8次)还不能成功操作，即返回操作失败信息，放弃对本地址的写操作，地址发生器加1，继续对下一地址执行写操作。如图3所示操作过程中可知，在RRAM写阵列操作时，随着对递增的地址的逐次操作，在每个地址操作结束时，控制判断逻辑模块根据操作标志位的结果，已经拥有了当前地址是否能够正确读取操作的信息。然而这个反映每个地址成功与否的信息只是用于内部重复操作的判断依据，而芯片外部接口端无从得知此类信息。

对于如何将存储器阵列中的损坏存储单元检测并记录，目前主要的测试方式为：在存储器芯片出厂前测试阶段，通过测试基台对存储器芯片进行测试具体做法如下：