[实用新型]埋入硅基板扇出型封装结构

说明书

技术领域

本实用新型涉及半导体封装技术领域，具体是涉及一种埋入硅基板扇出型封装结构。

背景技术

随着芯片变得越来越小，I/O数越来越多，芯片级封装已不能满足I/O扇出的要求。扇出型圆片级封装技术(FOWLP)是对圆片级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片I/O端口引出，在重构的包封体上形成焊球或凸点终端阵列，在一定范围内可代替传统的引线键合焊球阵列(WBBGA)封装或倒装芯片焊球阵列(FCBGA)封装(<500I/Os)封装结构，特别适用于蓬勃发展的便携式消费电子领域。

FOWLP工艺在2008年就开始应用，主要是英飞凌无线(后来的英特尔的无线部门)的eWLB(EmbeddedWaferLevelBGA)技术，封装代工主要在STATSChipPAC、NANIUM进行，主要应用是英特尔无线部门的基带芯片封装。随着FOWLP工艺技术逐渐成熟，成本不断降低，同时加上芯片工艺的不断提升(基带芯片和移动终端应用处理器芯片已经进入28nm量产)，FOWLP可能出现爆发性增长。为了实现成本降低将会朝着大面板尺寸的封装工艺(PanelSizeFan-outWLP，PWLP)发展，并可能通过使用封装基板工艺实现。

标准的eWLB工艺流程如下：首先在一个载片上贴膜，然后把芯片焊盘面朝下放置于膜上；使用圆片级注塑工艺，将芯片埋入到模塑料中；固化模塑料，移除载片。之后对埋有芯片的模塑料圆片进行晶圆级工艺。在芯片焊盘暴露的一侧进行钝化、金属再布线、制备凸点底部金属层，植球，最后切片完成封装。

专利US20080308917与专利US2015003000使用聚合物等塑封材料包覆若干芯片，使芯片嵌入其中，再进行晶圆级工艺，该方法主要问题有以下几点。首先，聚合物胶圆片的翘曲问题，使用硅或者玻璃载片可以帮助减少翘曲，但带来临时键合和拆键合复杂工艺。研发新型低翘曲模塑料，材料成本高。其次，对于10×10mm到12×12mm扇出封装体，板级可靠性具有很大挑战，特别是与温度循环相关的测试，对于eWLB产品，板级连接后需要底部填充胶来提高可靠性。再次，对于使用聚合物胶圆片对产率具有很大影响。在注塑以及模塑料固化过程中芯片偏移是一个主要的工艺障碍。另一个要点是选择再布线介质材料，因为重构圆片需要适应再布线工艺制程，标准的晶圆级介质不能直接应用。

专利CN104037133A公开了一种扇出封装结构，该结构是在硅载板上开槽，芯片倒置于槽底，芯片焊盘电性通过线路引到硅载板表面；槽内用塑封材料填充，在塑封材料表面制作重布线金属，将线路电性导出。该结构及制程十分复杂，成本较高。

为解决上述问题，需要开发新的扇出型方案，具有很好的工艺加工性，更好的可靠性，降低成本。

发明内容

为了解决上述技术问题，本实用新型提出一种埋入硅基板扇出型封装结构，采用硅基体取代模塑料作为扇出的基体，充分利用硅基体的优势，能够制作精细布线，利用成熟的硅刻蚀工艺，可以精确刻蚀孔、槽等结构；且散热性能好。该封装结构还可以取消圆片塑封，拆键合工艺，降低工艺难度，从而显著降低成本，提高成品率。

本实用新型的技术方案是这样实现的：

一种埋入硅基板扇出型封装结构，包括一硅基体，所述硅基体具有第一表面和与其相对的第二表面，所述第一表面上形成有至少一个向所述第二表面延伸的凹槽，所述凹槽侧面与底面垂直或接近垂直，所述凹槽内放置有至少一颗芯片，所述芯片的焊盘面与所述凹槽底面反向，且所述芯片的焊盘面接近所述第一表面；所述芯片底部与所述凹槽底部之间设有一层粘附层，所述芯片侧面与所述凹槽的侧壁之间具有间隙，该间隙内填充有第一介质层；所述芯片及所述第一表面上形成有第二介质层；所述第二介质层上形成有至少一层与所述芯片的焊盘连接的金属布线，最外一层金属布线上覆盖有一层钝化层，且该金属布线上形成有用于植焊球的凸点下金属层，所述钝化层上开设有对应该凸点下金属层的开口，所述凸点下金属层上植有焊球或凸点；且至少有一个焊球或凸点及其对应的凸点下金属层位于所述硅基体的第一表面上。

作为本实用新型的进一步改进，所述凹槽的侧壁与所述芯片之间的距离大于1微米。

作为本实用新型的进一步改进，所述凹槽的槽底与所述硅基体的第二表面之间的距离大于1微米。

作为本实用新型的进一步改进，所述芯片的焊盘面和所述硅基体的第一表面之间的高度差小于50微米。

作为本实用新型的进一步改进，所述第一介质层的材料为聚合物胶。