[实用新型]一种数据位数可选的伪随机信号发生器

权利要求书

1.一种数据位数可选的伪随机信号发生器，其特征在于：采用两组伪随机数发生器电路结构时，基于并行结构最长线性反馈移位寄存器的N_a位伪随机数发生器A，生成了m位的均匀分布伪随机数，记为A[k]，以二进制表示为A_m-1[k]A_m-2[k]．．．A₁[k]A₀[k]；基于并行结构的N_b位最长线性反馈移位寄存器的伪随机数发生器B，生成了m位的均匀分布伪随机数，记为B[k]，以二进制表示为B_m-1[k]B_m-2[k]．．．B₁[k]B₀[k]；伪随机数A[k]与伪随机数B[k]并联，生成2m位伪随机数D[k]，以二进制表示为D_2m-1[k]D_2m-2[k]．．．D₁[k]D₀[k]；要求伪随机数发生器A生成的伪随机数A[k]与伪随机数发生器B生成的伪随机数B[k]不相关，即伪随机数发生器A的本原多项式与伪随机数发生器B的本原多项式不能是镜像本原多项式，由于伪随机数发生器A与伪随机数发生器B之间不相关，生成的伪随机数D[k]中的每一位是均匀分布的，因此D[k]是2m位均匀分布伪随机数；

当m为偶数时，并行结构伪随机数发生器A的序列周期为2^Na-1，并行结构伪随机数发生器B的序列周期为2^Nb-1；伪随机数D[k]的序列周期为伪随机数发生器A与B序列周期的最小公倍数，因此伪随机数D[k]的序列周期得到了极大扩展。

2.根据权利要求1所述的一种数据位数可选的伪随机信号发生器，其特征在于：采用三组伪随机数发生器电路结构时，基于并行结构最长线性反馈移位寄存器的N_a位伪随机数发生器A，生成了m位的均匀分布伪随机数，记为A[k]；基于并行结构最长线性反馈移位寄存器的N_b位伪随机数发生器B，生成了m位的均匀分布伪随机数，记为B[k]；基于并行结构最长线性反馈移位寄存器的N_c位伪随机数发生器C，生成了m位的均匀分布伪随机数，记为C[k]；A[k]与B[k]与C[k]并联，生成3m位的均匀分布伪随机数D[k]；要求伪随机数发生器A与伪随机数发生器B与伪随机数发生器C互不相关；

当m为偶数时，并行结构伪随机数发生器A的序列周期为2^Na-1，并行结构伪随机数发生器B的序列周期为2^Nb-1，并行结构伪随机数发生器C的序列周期为2^Nc-1；伪随机数D[k]的序列周期为伪随机数发生器A与B与C序列周期的最小公倍数，因此伪随机数D[k]的序列周期得到了极大扩展。