[实用新型]基于可逆逻辑门的加密系统的模逆电路

权利要求书

1.基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述模逆运算电路由可逆寄存器、多路选择器、移位寄存器、优先编码器和比较器级联而成，所述的可逆寄存器中的MXR寄存器、BXR寄存器、A2寄存器和B2寄存器的输出信号分别经过多路选择器输送至可逆寄存器中的A3R寄存器、B3R寄存器、A2R寄存器和B2R寄存器，所述的A3R寄存器输出信号经可逆寄存器A3X寄存器发送至第一优先编码器，B3R寄存器输出信号经移位寄存器B3X发送至第二优先编码器，所述的第一优先编码器和第二优先编码器输出信号至比较器，所述的A2R寄存器输出信号至可逆寄存器A2X寄存器，所述的B2R寄存器输出信号至移位寄存器B2X。

2.根据权利要求1所述的基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述的可逆寄存器由4个可逆D触发器级联构成，上一个可逆D触发器的第一比特输出作为下一个可逆D触发器的时钟输入。

3.根据权利要求1所述的基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述的可逆移位寄存器由4选1多路选择器、可逆D触发器和FG门级联构成，4选1多路选择器根据控制端S0、S1的值从4路信号中选择1路输出到可逆D触发器，所述的FG门实现信号拷贝功能。

4.根据权利要求1或2所述的基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述可逆D触发器由NDFG门构成，所述的NDFG门的第一比特输入作为时钟信号，第二比特输入作为可逆D触发器的数据输入端，第四比特输入设置为恒定输入端0，第四比特输出反馈到第三比特输入。

5.根据权利要求1所述的基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述的优先编码器由3个MFRG门级联构成，第一个MFRG门的第一比特输出和第二比特输出分别作为第二个MFRG门的第二比特输入和第三个MFRG门的第一比特输入，第二个MFRG门的第一比特输出作为第三个MFRG门的第二比特输入，第二个MFRG门的第二输比特输出是编码输出端Y0，第三个MFRG门的第二输出是编码输出端Y1。

6.根据权利要求1所述的基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述的比较器由2个ZRQC1门、2个PG门和1个FVG门级联构成，其中ZRQC1门可实现1位数值的比较。

7.根据权利要求1所述的基于可逆逻辑门的加密系统的模逆电路，其特征在于：所述的多路选择器由若干MFRG门级联构成，所述的多路选择器包括2_1MUX、3_1MUX和4_1MUX，所述的2_1MUX是将MFRG门的第一比特输入作为控制端S，第二、第三比特输入分别作为数据输入端I1、I0，第三比特输出是选择要输出的数据；所述的3_1MUX由两个MFRG门级联而成，第一个MFRG门的第三比特输出作为第二个MFRG门的第三比特输入，两个MFRG门的第一输入比特分别作为控制端S1和S0，第二个MFRG门的第三比特输出是其选择要输出的数据；所述的4_1MUX由三个MFRG门级联而成，第一个MFRG门的第一比特输出作为第二个MFRG门的第一比特输入，第一个和第二个MFRG门的第三比特输出依次作为第三个MFRG门的第三比特输入和第二比特输入，第三个MFRG门的第三比特输出是其选择要输出的数据。