[实用新型]高频电感器

说明书

技术领域

本实用新型涉及一种电感器，特别是涉及一种高频电感器。

背景技术

目前市面上的电感器，主要可分为薄膜式(thinfilm)、积层式(multilayer)及绕线式(wirewound)。如台湾第TWI430300证书号发明专利案(以下称前案1)所公开的一种积层式电感器(图未示)，其包含多个绝缘层与多个线圈图案层，且所述绝缘层与所述线圈图案层是彼此交替地叠置而成，其通过彼此叠置而成的所述绝缘层与所述线圈图案层以分别定义出该积层式电感器的一主体与一线圈。

详细地来说，该前案1的积层式电感器是将各线圈图案层对应镀制于各绝缘层上；其中，各绝缘层上所镀制的各线圈图案层，只围绕该积层式电感器的一轴线的1+7/8圈，且各线圈图案层于其一内端部及其一外端部尚需通过其所对应的绝缘层的位于各线圈图案层的内端部与外端部的两贯孔及两填置于其贯孔内的导电导体，来分别与其下方的绝缘层上的线圈图案层的内端部及其上方的绝缘层上的线圈图案层的外端部导通。此外，以各镀制有线圈图案层的绝缘层的制作程序来看，其皆需经过镀线圈图案层程序、贯孔程序、线圈端部导通程序等三道程序。换句话说，当该积层式电感器的线圈所需匝数高达10圈时，该积层式电感器的制作方法则需交互地叠置达六层镀制有各线圈图案层的绝缘层，且总程序也多达十八道。因此，前案1的制作程序相当繁琐。

为了进一步简化积层式电感器的主体形成程序，台湾第TW201440090A早期公开号发明专利案(以下称前案2)则是公开的另一种积层式电感器1(见图1)及其制造方法(见图2至图7)。该积层式电感器1的制造方法，包含以下步骤：(A)由下而上依序积层压接一第一电路陶瓷母片110、一第二电路陶瓷母片120、一第三电路陶瓷母片130，及一第四电路陶瓷母片140(如图2所示)；(B)令一表面涂布有一焊垫电极(bondingpad)1501数组(array)的载膜150，面向该第一电路陶瓷母片110的一第一预定电路图案1120数组设置(如图3所示)；(C)将该焊垫电极1501数组转印至该第一电路陶瓷母片110上的第一预定电路图案1120数组从而构成一第一电路图案112数组(如图4所示)；(D)剥离该载膜150(如图5所示)；(E)烧结所述电路陶瓷母片110、120、130、140以构成一集合基板100(如图6所示)；及(F)以一刻划具160对该集合基板100施予刻划，令该集合基板100被分割成多个积层体10，且令集合基板100内的第一电路图案112数组被分割成多个第一电路图案112并构成如图1所示的积层式电感器1。

如图1所示，经该步骤(F)所刻划出的该积层式电感器1由下而上依序包含：一第一电路陶瓷片11、一第二电路陶瓷片12、一第三电路陶瓷片13，及一第四电路陶瓷片14。该第一电路陶瓷片11具有一非磁性体111，及该配置于该第一电路陶瓷片11的非磁性体111中的第一电路图案112。该第二电路陶瓷片12与该第三电路陶瓷片13分别具有一磁性体121、131，及一分别配置于其磁性体121、131中的第二电路图案122与第三电路图案132。该第四电路陶瓷片14具有一非磁性体141，及一配置于该第四电路陶瓷片14的非磁性体141中的第四电路图案142。

该积层式电感器1是利用所述电路陶瓷片11、12、13、14的电路图案112、122、132、142以共同构成一内绕式的线圈。然而，详细地来说，于执行该步骤(A)前，是分别依序对多个陶瓷母片(图未示)贯孔以于各陶瓷母片形成多个通孔、于各通孔内填置导电糊以形成多个导电导体，以及在各陶瓷母片上涂置导电糊以形成各电路图案112、122、132、142等多道程序，才可制得各电路陶瓷母片110、120、130、140。此外，在执行完该步骤(E)的烧结处理与该步骤(F)的刻划后才可取得各积层式电感器1的积层体10的外观面。