[实用新型]随机数后处理电路

权利要求书

1.一种随机数后处理电路，其特征在于，包括：随机数预处理器，其输入端连接物理随机源，输出端连接随机数质量检测器的输入端，用于对物理随机源产生的随机序列进行采样与异或处理；随机数质量检测器，其输出端连接随机数插入处理器的输入端，用于检测经过预处理后的随机序列是否通过设定要求，通过则提供随机数插入使能信号insert_en1与insert_en2及通过检测的随机序列，否则不进行操作；随机数插入处理器，其输出端分别连接移位寄存器1和移位寄存器2，随机数插入处理器通过插入使能信号insert_en1与insert_en2分别对移位寄存器1和移位寄存器2在不同时刻插入通过检测的随机序列；移位寄存器1和移位寄存器2，各自的输出端连接异或处理链网络的相应输入端；异或处理链网络，用于对移位寄存器1和移位寄存器2中的数据按位进行异或处理后将最终的真随机序列存到随机数输出寄存器，其输出端连接随机数输出寄存器的输入端；随机数输出寄存器，其输出端作为随机数后处理电路的输出端。

2.根据权利要求1所述的随机数后处理电路，其特征在于，所述随机数预处理器包括D触发器1、D触发器2和异或门，D触发器1的D端接入物理随机源产生的随机序列，CP端接入1.69M时钟源，D触发器1的数据输出信号与D触发器2数据输出信号通过异或门进行异或操作，得到的结果作为D触发器2的数据输入信号；D触发器2的输出信号为预处理后的随机序列。

3.根据权利要求2所述的随机数后处理电路，其特征在于，所述随机数质量检测器包括寄存器bit_cnt和翻转计数器toggle_cnt，寄存器bit_cnt在随机数预处理器开始采样物理随机源序列时计数，每个时钟周期bit_cnt寄存器加1，计数值达到48后重新计数；翻转计数器toggle_cnt用于对预处理后得到的随机序列进行翻转计数，预处理后的随机序列每变化一次翻转计数器toggle_cnt加1，在48个时钟周期后停止计数；如果toggle_cnt计数结果大于4且小于48则检测通过，否则认为随机序列不合要求；随机数质量检测器还提供随机数插入使能信号insert_en1与insert_en2，供随机数插入器使用，其中，nsert_en1＝1的条件为：寄存器bit_cnt＝m，m表示2、8、14、20、26、32、38、44；nsert_en2＝1的条件为：寄存器bit_cnt＝k，k表示5、11、17、23、29、35、41、47。

4.根据权利要求3所述的随机数后处理电路，其特征在于，所述随机数插入处理器包括两个与门电路，第一与门电路的两个输入端分别接随机数插入使能信号insert_en1和检测通过的随机序列，输出连接移位寄存器1；第二与门电路的两个输入端分别接随机数插入使能信号insert_en1和检测通过的随机序列rng_pre，输出连接移位寄存器2。

5.根据权利要求4所述的随机数后处理电路，其特征在于，所述移位寄存器1和移位寄存器2都为8位移位寄存器，移位寄存器1移动数据的方向为从高位bit7到低位bit0；移位寄存器2移动数据的方向为从低位bit0到高位bit7；所述异或处理链网络包括八个异或门电路，对移位寄存器1和移位寄存器2中的数据按位进行的异或操作，异或处理链网络的异或操作结果送到随机数输出寄存器。