[实用新型]一种新型可编程自动控制器

说明书

技术领域

本实用新型涉及一种新型可编程自动控制器。

背景技术

在工业控制领域，核心单元为控制器，控制器的广泛采用可编程逻辑控制器(PLC)。PLC内部结构图如图1所示，系统总线将CPU、I/0接口、通信接口、智能接口和扩展接口集联成在一起。CPU既要处理用户程序，又要完成系统总线时序，导致CPU负担很重，若要提高系统总线速度，则需要提高CPU性能；PLC外扩模块(I/O模块、通信模块、智能模块和扩展模块)公用同一系统总线，导致所有模块的数据只能等待一个总线通信周期才能到达CPU，致使CPU不能实时读写外扩模块(在特殊的应用场合CPU需要实时读写外扩模块)。

实用新型内容

针对现有技术的上述不足，本实用新型提供一种新型可编程自动控制器，可使得CPU实时读写外扩模块，提高CPU性能，满足在特殊的应用场合CPU需要实时读写外扩模块的目的。

一种新型可编程自动控制器，包括主CPU模块、电源模块、外扩模块和总线基板，外扩模块通过总线基板与主CPU模块通信，电源模块为主CPU模块和外扩模块供电，总线基板上设有高速插槽和通用插槽，外扩模块分为高速模块和通用模块，高速模块联接固定到总线基板上高速插槽，通用模块联接固定到总线基板上的通用插槽，所述主CPU模块包括ARM芯片、FPGA芯片、随机存储器，ARM芯片与FPGA芯片通过并口连接，随机存储器与FPGA芯片连接，高速模块通过并口与FPGA芯片连接。

如上所述的新型可编程自动控制器，所述主CPU模块还包括与ARM芯片连接的编程器、监视器。

如上所述的新型可编程自动控制器，所述高速模块为高速测频模块或IEC61850通信模块。

如上所述的新型可编程自动控制器，通用模块包括I/O模块、通信模块、智能模块、扩展模块，I/O模块、通信模块、智能模块、扩展模块分别通过通用模块总线与FPGA芯片连接。

本实用新型通过将高速模块与FPGA芯片采用并行总线的方式通信连接，无需等待总线通信周期到达即可即及时与主CPU模块通信，可以实现主CPU模块实时读写外扩模块，提高CPU性能，满足在特殊的应用场合CPU需要实时读写外扩模块的目的。

附图说明

图1是现有PLC内部电路结构示意图；

图2是本实用新型新型可编程自动控制器的电路结构示意图。

图中：1—主CPU模块，2—高速模块，3—电源模块，4—I/O模块，5—通信模块，6—智能模块，7—扩展模块，11—ARM芯片，12—FPGA芯片，13—随机存储器，14—编程器，15—监视器。

具体实施方式

下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述。

图2所示为本实用新型新型可编程自动控制器的电路结构示意图，所述新型可编程自动控制器包括主CPU模块1、电源模块3、外扩模块和总线基板这四大部分，外扩模块通过总线基板与主CPU模块1通信。

总线基板上设有高速插槽和通用插槽，外扩模块分为高速模块和通用模块，本实用新型至少有一个高速模块2联接固定到总线基板上的高速插槽，通用模块包括I/O模块4、通信模块5、智能模块6、扩展模块7，联接固定到总线基板上的通用插槽。

所述主CPU模块1包括ARM芯片11、FPGA芯片12、随机存储器13、编程器14、监视器15，ARM芯片11与FPGA芯片12通过并口连接，编程器14、监视器15与ARM芯片11连接，随机存储器13与FPGA芯片12连接。至少一个高速模块2与FPGA芯片12连接，所述高速模块2可为高速测频模块或IEC61850通信模块。I/O模块4、通信模块5、智能模块6、扩展模块7分别通过通用模块总线与FPGA芯片12连接。

ARM芯片11主要负责执行用户程序，同时负责程序的下装、调试和监视，FPGA芯片12负责接收ARM芯片11的指令，根据指令要求实现与外扩模块通信，随机存储器13用于存放通信数据，ARM芯片11根据程序要求实时读写RAM数据，完成用户程序需求，随机存储器13存放的内容可以满足PAC控制器各种模块需求。

FPGA芯片12通过总线将外扩模块的数据实时与随机存储器13交互，实现PAC控制器实时数据更新，当随机存储器13需要时，可以随时读写其中的数据。电源模块3为主CPU模块1和外扩模块供电，通过总线基板将电源传递给各个模块。