[实用新型]基于FPGA的DDS信号发生器

说明书

技术领域

本发明涉及电子技术和通信领域，特别是涉及一种基于FPGA的DDS信号发生器。

背景技术

DDS(DirectDigitalSynthesizer，直接数字频率合成)与大多数的数字信号处理技术一样，它的基础仍然是奈圭斯特采样定理。奈圭斯特采样定理是任何模拟信号进行数字化处理的基础，它描述的是一个带限的模拟信号经抽样变成离散序列后可不可以由这些离散序列恢复出原始模拟信号的问题。

奈圭斯特采样定理告诉我们，当抽样频率大于或者等于模拟信号最高频率的两倍时，可以由抽样得到的离散序列无失真地恢复出原始模拟信号。只不过在DDS技术中，这个过程被颠倒过来了。DDS不是对模拟信号进行抽样，而是一个假定抽样过程已经发生且抽样值已经量化完成，如何通过某种方法把已经量化的数值重建原始信号的问题。

DDS电路一般由参考时钟、相位累加器、波形存储器组成。其结构如图3所示。

其中，fc为参考时钟频率，K为频率控制字，N为相位累加器位数，A为波形存储器地址位数，D为波形存储器的数据位字长和D/A转换器位数。

DDS系统中的参考时钟通常由一个高稳定度的晶体振荡器来产生，用来作为整个系统各个组成部分的同步时钟。频率控制字(FrequencyControlWord，FCW)实际上是二进制编码的相位增量值，它作为相位累加器的输入。相位累加器由加法器和寄存器级联而成，它将寄存器的输出反馈到加法器的输入端实现累加的功能。在每一个时钟脉冲fc，相位累加器把频率字K累加一次，累加器的输出相应增加一个步长的相位增量，由此可以看出，相位累加器的输出数据实质上是以K为步长的线性递增序列(在相位累加器产生溢出以前)，它反映了合成信号的相位信息。相位累加器的输出与波形存储器的地址线相连，相当于对波形存储器进行查表，这样就可以把存储在波形存储器中的信号抽样值(二进制编码值)查出。在系统时钟脉冲的作用下，相位累加器不停的累加，即不停的查表。波形存储器的输出数据送到D/A转换器，D/A转换器将数字量形式的波形幅度值转换成一定频率的模拟信号，从而将波形重新合成出来。若波形存储器中存放的是正弦波幅度量化数据，那么D/A转换器的输出是近似正弦波的阶梯波，还需要后级的低通平滑滤波器进一步抑制不必要的杂波就可以得到频谱比较纯净的正弦波信号。图4所示为DDS各个部分的输出信号。

由于受到字长的限制，相位累加器累加到一定值后，就会产生一次累加溢出，这样波形存储器的地址就会循环一次，输出波形循环一周。相位累加器的溢出频率即为合成信号的频率。可见，频率控制字K越大，相位累加器产生溢出的速度越快，输出频率也就越高。故改变频率字(即相位增量)，就可以改变相位累加器的溢出时间，在参考频率不变的条件下就可以改变输出信号的频率。现有的DDS信号发生器往往是能输出方波、三角波、正弦波或锯齿波信号，但使用过程中没有很好的人机交互，不能用触摸屏录入参数、选择波形，而且价格高。

发明内容

本发明要解决的技术问题为：通过FPGA实现DDS，以使波形输出稳定、精度高，人机交互友好，操作便捷，成本低。

本发明的技术方案为：

一种基于FPGA的DDS信号发生器，包括，

FPGA，用于发生DDS信号；

所述FPGA包括：

相位累加器，用于在品类关键字K和时钟fc的作用下产生量化的相位序列；

波形ROM，接收所述相位累加器发来的量化的相位序列，对波形ROM进行寻址，将所述相位序列对应为相应的地址，所述地址所对应的数据就是正弦波的幅度量化序列，当ROM地址线上的地址改变时，数据线上输出相应的量化值；

D/A转换器，将ROM输出的幅度量化序列转化成对应的电平输出。

本实用新型还包括触摸屏，以串口方式和FPGA通信，控制波型的选择、波型的调节。

所述D/A转换器为8位。本发明与现有技术相比的优点在于：

1.基于FPGA的DDS信号发生器由触摸屏录入参数、选择波形，人机交互友好，操作便捷，成本低；

2.输出波形精度高，波形稳定。

附图说明

图1为本实用新型中的相位累加器的结构图；

图2为本实用新型中的波形ROM示意图；

图3为本实用新型的原理结构图；

图4为DDS各个部分的输出信号图；

图5为本实用新型的各功能模块图。

具体实施方式