[实用新型]工频变压器的激磁涌流抑制电路有效
申请号: | 201520743288.1 | 申请日: | 2015-09-23 |
公开(公告)号: | CN205029334U | 公开(公告)日: | 2016-02-10 |
发明(设计)人: | 毛康宇;史望龙;宁国云;王怡华 | 申请(专利权)人: | 大禹电气科技股份有限公司 |
主分类号: | H02H9/02 | 分类号: | H02H9/02 |
代理公司: | 北京捷诚信通专利事务所(普通合伙) 11221 | 代理人: | 王卫东 |
地址: | 432000*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 变压器 激磁 涌流 抑制 电路 | ||
1.一种工频变压器的激磁涌流抑制电路,用于将变压器L接入电网Vg,该激磁涌流抑制电路包括主电路和控制电路,主电路的一端与电网Vg连接,另一端与变压器L连接,其特征在于:所述主电路包括功率绕线电阻R、控制开关K1、电压传感器PT、电流传感器CT,功率绕线电阻R的两端并接到控制开关K1的主触点上,功率绕线电阻R和控制开关K1共同构成变压器L的外置可调阻抗;功率绕线电阻R的一端与电网连接,另一端与电压传感器PT连接,电压传感器PT通过电流传感器CT与变压器L连接;
所述控制电路包括模拟信号接收电路、模拟信号比较电路、逻辑电平转换电路、时间继电器J、开关量输入输出电路,电压传感器PT、电流传感器CT均与模拟信号接收电路相连,模拟信号接收电路与模拟信号比较电路相连,模拟信号比较电路、时间继电器J均与逻辑电平转换电路相连,逻辑电平转换电路与开关量输入输出电路相连,开关量输入输出电路通过电缆与控制开关K1相连。
2.如权利要求1所述的工频变压器的激磁涌流抑制电路,其特征在于:所述模拟信号接收电路包括第一运算放大器OP1、第二运算放大器OP2,电压传感器PT的输出端通过电缆连接到第一运算放大器OP1的同相输入端,第一运算放大器OP1接收电压传感器PT输出的电压信号V,第一运算放大器OP1输出的电压信号为V0;电流传感器CT的输出端通过电缆连接到第二运算放大器OP2的同相输入端,第二运算放大器OP2接收电流传感器CT输出的电流信号A,第二运算放大器OP2输出的电流信号为A0。
3.如权利要求2所述的工频变压器的激磁涌流抑制电路,其特征在于:所述模拟信号比较电路包括电压基准源、电流基准源、第一比较器CMP1和第二比较器CMP2,第一比较器CMP1的反相输入端与电压基准源相连,第一比较器CMP1的同相输入端连接到第一运算放大器OP1的输出端,CMP1接收OP1输出的电压信号V0,第一比较器CMP1输出的电压信号为V1;第二比较器CMP2的反相输入端与电流基准源相连,第二比较器CMP2的同相输入端与第二运算放大器OP2的输出端相连,CMP2接收OP2输出的电流信号A0,CMP2输出的电流信号为A1。
4.如权利要求3所述的工频变压器的激磁涌流抑制电路,其特征在于:所述电压基准源的电平值是额定电压*80%。
5.如权利要求3所述的工频变压器的激磁涌流抑制电路,其特征在于:所述电流基准源的电平值是额定电流*80%。
6.如权利要求3所述的工频变压器的激磁涌流抑制电路,其特征在于:所述控制开关K1包括3个控制接口:反馈接口、分闸接口、合闸接口,每个接口连接2根电缆。
7.如权利要求6所述的工频变压器的激磁涌流抑制电路,其特征在于:所述开关量输入输出电路包括第一光耦IN1、第二光耦IN2、第三光耦IN3、中间继电器OC,第一光耦IN1的输入端连接到用户的起动命令,输出引脚信号为Start;第二光耦IN2的输入端连接到用户的停止命令,输出引脚信号为Stop,第三光耦IN3的输入端连接到主电路中控制开关K1的反馈接口,输出引脚信号为State;中间继电器OC由线包、第一触点OU1、第二触点OU2组成,线包的控制引脚连接到逻辑电平转换电路,第一触点OU1是常闭点,连接到主电路中控制开关K1的分闸接口,第二触点OU2是常开点,连接到主电路中控制开关K1的合闸接口。
8.如权利要求7所述的工频变压器的激磁涌流抑制电路,其特征在于:所述逻辑电平转换电路包括第一与门AND1、第二与门AND2、逻辑电路LOG,AND1和AND2是两个逻辑门,功能是实现“逻辑与”,其中,AND1是“三输入”与门,AND2是“双输入”与门;LOG是由三极管和二极管构成的逻辑电路;AND1的三个输入端分别连接到CMP1的输出端、CMP2的输出端、时间继电器J的输出端,其信号分别为V1、A1和T1,AND1输出的信号为S1;ADN2的两个输入端分别连接到AND1的输出端、第二光耦IN2的输出端,其信号分别为S1和S2,AND2输出的信号为S3;逻辑电路LOG的输入端包括State、Stop、Start,分别连接到第三光耦IN3的输出端、第二光耦IN2的输出端、第一光耦IN1的输出端,LOG输出的控制信号为ON/OFF。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大禹电气科技股份有限公司,未经大禹电气科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201520743288.1/1.html,转载请声明来源钻瓜专利网。