[实用新型]一种基于相位噪声的可集成真随机数产生装置

说明书

技术领域

本实用新型涉及集成电路领域，尤其是一种基于相位噪声的可集成真随机数产生装置，适用于数据加密等信息安全领域。

背景技术

随机数的应用非常广泛，例如博彩业中的摇号、抽奖；统计学上的蒙特卡洛模拟；信息屏蔽中的屏蔽信号；雷达系统中的测距信号；遥控遥测中的测控信号；数字通信中的群同步和加扰解扰信号；码分多址中的地址码和扩频码，甚至是保密通信中的密钥都会用到随机数。在通信、密码学、保密通信等领域中随机数的质量是影响系统可靠性的至关重要因素。

现在使用的可集成随机数产生技术中，大多数是采用伪随机的方法产生“种子”码的，伪随机的“种子”码是可以很容易被破解的，所以对整个交易系统的安全性构成很大的威胁。因此，实现可集成真随机数产生器就显得非常重要，特别是在对安全性要求高的应用系统中。

真随机数产生器的实现方法主要是基于电子器件本身的物理特性，如热噪声、振荡器频率抖动和电路混沌等方法产生随机数。

热噪声产生的随机数在幅值上是随机起伏的，具有随机性，但是热噪声的幅度通常较小，需要放大；振荡器频率抖动产生的随机数，利用振荡器频率的不稳定性，通过低频振荡器对高频振荡器进行D触发器形式采样来产生随机序列，这样产生的随机数码率过低；电路混沌产生随机数方法多种多样，但该方法产生的随机数码率过低，且伪随机数居多。以上三种方法产生的随机数大部分需要后处理才能通过随机数测试，对随机数的产生和应用带来局限性。

传统的相位噪声产生随机数，采用半导体激光器的相位噪声，利用干涉原理将激光器的相位噪声可转变为强度方面的噪声，进而产生随机数，但是用光域方法产生随机数成本较高，且不便于集成。

因此发明一种可集成，无需后处理，多时钟频率下可通过随机数测试的随机数产生方法和装置具有很大意义。

发明内容

本实用新型的目的是提供一种基于相位噪声的可集成真随机数产生装置，来解决传统电路随机数产生装置不能直接通过随机数测试和不可集成的问题。

本实用新型是采用如下技术方案实现的：一种基于相位噪声的可集成真随机数产生装置，包括由N个节点首尾相连组成环状的随机数熵源，所述N个节点包括一个同或逻辑门构成的节点102以及N-1个异或逻辑门构成的节点101_N-i，其中N、i为整数，N值大于8，i∈(1～N-1)；

每个节点都设有三个输入端和四个输出端，所述三个输入端分别由左右相邻节点和该节点左间隔至少为1的节点输入；所述三个输出端分别输出到左右相邻节点和右间隔至少为1的节点；至少有一个节点通过剩余的一个输出端输出到外部，连接有差分延迟异或模块200；所述一个差分延迟异或模块均连接有一个采样模块300；所述采样模块300设有两个信号输入端和一个信号输出端，其中一个信号输入端与差分延迟异或模块200的信号输出端相连接，另一个信号输入端连接有时钟信号400；采样模块300的信号输出端用于输出稳定的随机比特流。

本实用新型应用时采用如下步骤：(1)利用数字逻辑电路中逻辑门的非线性特性构造N个节点的环形结构产生很强的相位噪声，作为随机数熵源，其中N为整数且N>8；所述N个节点包括一个同或逻辑门构成的节点以及N-1个异或逻辑门构成的节点；每个节点都设有三个输入端和四个输出端，每个节点的三个输入端分别由左右相邻节点和该节点左间隔至少为1的节点输入；每个节点的三个输出端分别输出到左右相邻节点和右间隔至少为1的节点；至少有一个节点通过剩余的一个信号输出端输出随机数熵源信号；

(2)用差分延迟异或方法对步骤(1)中构造的输出随机数熵源信号的节点进行处理，对输出的随机数熵源信号进行纠偏，使得输出熵源信号的节点产生的随机序列0、1比例更加均匀；

(3)利用时钟信号对步骤(2)纠偏后的随机数熵源各输出节点通过采样模块进行采样，从而得到输出稳定的随机比特流。

随机数熵源N个节点均可作为输出端，可单独输出，也可同时输出。

所述随机数熵源为环状结构，可产生很强的相位噪声，不受外部时钟信号驱动。

所述真随机数由数字逻辑单元组成，电路容易实现，可兼容不同的可编程集成电路，具有普遍的灵活性与可重构性构造。

所述真随机数产生结构可实现集成化小型化，可广泛应用在数据加密等信息安全领域。

进一步的，差分延迟异或模块由两部分组成，分别为差分延迟线和异或逻辑门，其中差分延迟线可由可编程集成电路内部逻辑门组合延迟实现，也可由外部延迟电路实现。

进一步的，所述时钟信号由外部提供，时钟信号≤200MHz。