[实用新型]高速数/模转换模块

说明书

技术领域：

本实用新型涉及数/模转换模块，具体地讲是一种高速数/模转换模块，主要面向参加电子设计竞赛的学生以及在校学生中FPGA初级使用者，也可用于教师指导下的本科课程设计和毕业设计开发。

背景技术：

随着FPGA（Field－ProgrammableGateArray，即现场可编程门阵列）的发展，FPGA系统对数字的处理能力越来越强，为了增强FPGA系统输出模拟信号的精度，对高精度高转换速率的数/模转换模块的要求越来越高。但是传统FPGA系统使用的数/模转换模块转换速度和精度比较低，输出的杂波分量高。有些高性能的数/模转换模块线路连接复杂、价格过于昂贵，不适合在电子竞赛中使用。

实用新型内容：

本实用新型的目的是克服上述已有技术的不足，而提供一种高速数/模转换模块；主要解决现有传统FPGA系统使用的数/模转换模块由于转换速度和精度比较低其输出的杂波分量高，及有些高性能的数/模转换模块线路连接复杂、价格过于昂贵等问题。

本实用新型的技术方案是：高速数/模转换模块，其特殊之处在于，包括两片AD9764高速数/模转换芯片I、II和芯片外围转换电路；所述的两片AD9764高速数/模转换芯片为AD9764高速数/模转换芯片I和AD9764高速数/模转换芯片II，二者通过供电模块连接；所述的芯片外围转换电路为AD9764高速数/模转换芯片I连接输入管脚I、输出管脚I和时钟输入I，AD9764高速数/模转换芯片II连接输入管脚II、输出管脚II和时钟输入II。

本实用新型所述的高速数/模转换模块可以满足用户对于高速信号产生的要求，用户可以借助FPGA核心模块板，利用DDS技术实时产生点频、线性调频、ASK、FSK等各种形式的数字信号，并通过控制高速数/模转换来得到所需的模拟信号。

本实用新型所述的高速数/模转换模块与现有技术相比具有如下有益效果：1、具有灵活的单电源工作电压范围（2.7V至5.5V）和低功耗特性，非常适合便携式和低功耗应用；通过降低满量程电流输出，可以将功耗进一步降至仅45mW，而性能只是略有下降；此外，在省电模式下，待机功耗可降至约25mW；2、提供出色的交流和直流性能，同时支持最高14位分辨力和125MSPS的更新速率；分段电流源架构与专有开关技术相结合，可减小杂散分量，并增强了动态性能；3、元器件线路连接简单，可以与FPGA核心模块连接，直接用于参加电子竞赛；4、结合FPGA实现将离散的数字量转换为连接变化的模拟量的数/模转换模块，解决了传统数/模转换模块转换速度和精度低，输出杂波分量高，元器件线路连接复杂等缺点，同时价格适中，克服了某些集成数/模转换模块价格昂贵的缺点，可以用于入门培训，也可以用于直接参赛。

附图说明：

图1是本实用新型高速数/模转换模块连接结构示意图；

图2是本实用新型高速数/模转换模块中芯片外围转换电路图；

图3是本实用新型高速数/模转换模块布局图。

具体实施方式：

下面结合说明书附图和具体实施方式对本实用新型作进一步的描述；所举实施例仅用于解释本实用新型，并非用于限制本实用新型的保护范围。

实施例1，参见图1，采用两片AD9764高速数/模转换芯片I、II，AD9764为ADI公司生产的单片集成的14位分辨力、125MHz最高采样频率的D/A转换器AD9764，单5V电源供电，输入数据格式为直接二进制码，AD9764是高性能的TXDAC^TM系列中的一款低功耗CMOS数/模转换器，TXDAC^TM系列由管脚互相兼容的8、10、12和14位D/A转换器组成，是为通信系统专门优化设计的；AD9764高速数/模转换芯片I1和第二AD9764高速数/模转换芯片II2通过供电模块3连接；将AD9764高速数/模转换芯片I1连接输入管脚I4、输出管脚I5和时钟输入I6，AD9764高速数/模转换芯片II2连接输入管脚II7、输出管脚II8和时钟输入II9，形成芯片外围转换电路；芯片外围转换电路将输出电流通过一个运算放大器AD8009，转换成单端电压输出。

AD9764芯片的工作原理如下：

（1）数字输入

AD9764的数字输入包括14个数据输入引脚，这14位并行数据输入遵循标准正二进制编码，其中DB13是最高有效数据位（MSB）而DB0是最低有效数据位（LSB）。

（2）模拟输出