[实用新型]一种扇出型封装结构

说明书

技术领域

本实用新型属于半导体封装领域，涉及一种扇出型封装结构。

背景技术

半导体工业通过持续减小最小特征尺寸来继续提高各种各样电子元件的整合密度，使得在给定的面积下可以集成更多的电子元件。目前，最先进的封装解决方案包括晶圆级芯片尺寸封装(Waferlevelchip-scalepackage)、扇出型晶圆级封装(Fan-outwaferlevelpackage)倒装芯片(Flipchip)以及堆叠型封装(PackageonPackage，POP)等等。

传统的扇出型晶圆级封装(Fan-outwaferlevelpackaging，FOWLP)一般包括如下几个步骤：首先从晶圆切下单个微芯片，并采用标准拾放设备将芯片正面朝下粘贴到载体的粘胶层上；然后形成塑封层，将芯片嵌入塑封层内；在塑封层固化后，去除载体及粘胶层，然后进行再分布引线层工艺及植球回流工艺，最后进行切割和测试。再分布引线层(RedistributionLayers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。再分布引线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接再分布引线层和封装基板。传统的扇出型晶圆级封装容易导致芯片与RDL层之间发生偏移，导致良率较低。

堆叠型封装(PackageonPackage，PoP)可以使单个封装体内纵向堆叠多个芯片，将纵向分离的逻辑和存储球栅阵列结合，层叠的各封装体之间通过标准接口来传输信号，从而实现元件密度的倍增，使单个封装体实现更多的功能，广泛应用于手机、个人数字助理(PDA)、数码相机等领域。

先进封装中，硅通孔技术(Through-siliconvia，TSV)有着重大影响，其是穿透基片(特别是硅基片)的垂直电连接技术。TSV几乎可以代替所有封装中的引线键合(Wire-Bonding)的地方，提高所有种类芯片封装的电气性能，包括提高集成度，缩小芯片尺寸，特别是在系统集封装(System-in-Packaging，SiP)，圆片级封装(Wafer-LevelPackaging–WLP)以及三维垂直叠层封装(3DPackaging)这些先进封装之中。TSV的制造包括了通孔的制造，绝缘层的沉积，通孔的填充以及后续的化学机械平整化(CMP)和再布线(RDL)等工艺。传统的堆叠型封装与TSV工艺相关，需要一系列复杂的制造工艺，导致较高的生产成本和较低的良率。

因此，如何提供一种扇出型封装结构，以降低生产成本，提高良率，成为本领域技术人员亟待解决的一个重要技术问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型封装结构，用于解决现有技术中封装成本较高、良率较低的问题。

为实现上述目的及其他相关目的，本实用新型还提供一种扇出型封装结构，包括：

再分布引线层；

键合于所述再分布引线层上表面并与所述再分布引线层电连接的至少一个第一芯片；

与所述再分布引线层电连接且顶部高于所述第一芯片的至少两个第一凸块结构；

覆盖所述第一芯片，且暴露出所述第一凸块结构的上端的塑封层；

以及制作于所述再分布引线层下表面的第二凸块结构。

可选地，所述扇出型封装结构还包括键合于所述第一凸块结构暴露出的上端的至少一个第一封装体。

可选地，所述扇出型封装结构还包括与所述第二凸块结构连接的第二封装体。

可选地，所述第二封装体包括PCB板。

可选地，所述再分布引线层包括介质层及形成于所述介质层中的至少一层再分布金属线路。

可选地，所述第一芯片表面制作有第三凸块结构，所述第一芯片通过所述第三凸块结构与所述再分布引线层电连接。

可选地，所述第一凸块结构包括金属柱及形成于所述金属柱顶端的锡基金属帽。

可选地，所述金属柱为Cu柱或Ni柱。

可选地，所述第一凸块结构为金属焊球。

可选地，所述第二凸块结构为金属焊球。