[实用新型]一种芯片嵌入式垂直封装结构

说明书

技术领域

本实用新型涉及一种芯片嵌入式垂直封装结构，属于半导体封装技术领域。

背景技术

随着半导体硅工艺的发展，芯片的关键尺寸越来越小，为了降低成本，在进行芯片制作时倾向于选择较先进的集成度更高的芯片制作工艺，这就使得芯片的尺寸越来越小，芯片表面的I/O密度也越来越高。但是，与此同时印刷电路板的制造工艺和表面贴装技术并没有很大的提升。对于这种I/O密度比较高的芯片，如若进行圆片级封装，为了确保待封装芯片与印刷线路板能够形成互连必须将高密度的I/O扇出为低密度的封装引脚，亦即进行圆片级芯片扇出封装，如图1所示，其待封装芯片（1-1）通过基板（1-6）实现扇出连接。但随着便携式电子设备的进一步发展，像移动电话一类的电子装置已从单一的通讯工具转化为综合多种特性的集成系统，成为有多种用途的精巧工具，现有圆片级芯片扇出封装结构的不足日益凸显，具体表现在：

1、现有圆片级芯片扇出封装结构需要基板（1-6）实现扇出，而对于具有高引脚数的小芯片则需要多层基板（1-6）多次扇出才能与印刷线路板完成互连，不仅增加了不断增长的互连间距的失配概率和散热困难，降低了产品的可靠性，而且基板（1-6）的存在使整个封装结构的厚度无法减小，一般现有圆片级芯片扇出封装结构的体厚度在700～1500微米；

2、现有圆片级芯片扇出封装结构需要基板（1-6）实现扇出，往往限制了具有不同功能的各种芯片的加入，不利于便携式电子设备的集成发展。

发明内容

本实用新型的目的在于克服当前芯片封装结构的不足，提供一种减薄产品厚度、提高产品可靠性、实现多芯片封装的芯片嵌入式垂直封装结构。

本实用新型的目的是这样实现的：

本实用新型一种芯片嵌入式垂直封装结构，其包括上表面附有芯片电极及相应电路布局的芯片单体，所述芯片单体的芯片本体的上表面覆盖芯片表面钝化层15并开设有芯片表面钝化层开口，芯片电极的上表面露出芯片表面钝化层开口151，

还包括薄膜包封体，一个或一个以上所述芯片单体由背面嵌入薄膜包封体内，在所述芯片单体的上表面和薄膜包封体的上表面覆盖绝缘薄膜层，并于所述芯片电极的上表面开设绝缘薄膜层开口，

在绝缘薄膜层开口内形成凸点下金属块，所述凸点下金属块的纵截面呈T字状，所述凸点下金属块与芯片电极实现电性连接，在凸点下金属块的最外层设有输入/输出端，在所述输入/输出端处设置连接件，

所述薄膜包封体的背面设置硅基加强板，所述硅基加强板面向薄膜包封体的一面设置结合结构。

进一步地，所述凸点下金属块是依次形成铜层、镍层、金层的铜/镍/金凸块。

可选地，在所述芯片表面钝化层开口内填充先形成镍层再形成金层的镍/金层，所述凸点下金属块通过镍/金层与芯片电极实现电性连接。

进一步地，所述结合结构为复数个凸出或者凹陷于所述硅基加强板面向薄膜包封体的那面的纹理结构。

可选地，所述结合结构为棱状结构、点状结构、波纹状结构的一种或任意几种的组合。

进一步地，所述输入/输出端设置于芯片单体的垂直区域之内。

进一步地，所述硅基加强板的厚度范围为不大于200微米。

可选地，所述硅基加强板的厚度范围为50～100微米。

可选地，所述硅基加强板的厚度为0微米。

进一步地，所述连接件为焊球、焊块或金属凸块。

相比与现有方案，本实用新型的有益效果是：

1、本实用新型通过薄膜技术结合圆片级再布线金属层技术和芯片倒装技术实现单层或多层的扇出封装结构，以确保待封装芯片尤其是高引脚数的小芯片或超小芯片与印刷线路板能够实现高密度的I/O扇出为低密度的封装引脚，不需要基板、插入件或底部填充，减薄了整个封装结构；

2、本实用新型采用芯片封装系统协同设计以及先进的重组晶圆封装技术和可靠的互连技术，实现了不同功能的多芯片封装结构，有利于便携式电子设备的集成发展，同时实现了封装结构的小型化、薄型化和轻量化；

3、本实用新型运用材料学，采用薄膜材料将待封装芯片嵌入在其中，使待封装芯片的前后左右四个面及背面均得到物理和电气保护，防止外界干扰，提高了封装产品的可靠性；