[实用新型]一种可实现异或门或者同或门复用的电路

说明书

技术领域

本实用新型公开了一种可实现异或门或者同或门复用的电路，属于集成电路的技术领域。

背景技术

在集成电路领域的加密解密运算中，异或门和同或门是大量使用的逻辑门电路，由此使得它们在电路版图上占据了相当一部分的面积。申请号为200510075399.0的发明设计了一种AES加解密电路优化方法以及复用Sbox模块，通过使加解密电路共用一个Sbox模块以减少电路规模并降低电路功耗和面积；现有的加解密运算电路大多采用单独的异或门或同或门，鲜有实现异或门或者同或门结构复用的电路。亟待设计一种可复用的逻辑门电路，使得组成异或门和同或门的晶体管可以重复利用，以减少整个电路系统晶体管的数量，从而达到减小版图面积和电路功耗的目的。

实用新型内容

本实用新型所要解决的技术问题是针对上述背景技术的不足，提供了一种可实现异或门或者同或门复用的电路，实现了异或门或者同或门电路的简单复用，减少了整个电路系统的晶体管数量，从而减小版图面积以及电路功耗，解决了加解密运算电路中异或门/同或门电路复用的技术问题。

本实用新型为实现上述实用新型目的采用如下技术方案：

一种可实现异或门或者同或门复用的电路，包括级联的复合逻辑门电路和二选一选通电路，所述复合逻辑门电路包括：或非门单元和与或非门单元及第一反相器，所述或非门单元的输入端和与或非门单元的输入端分别接两路输入信号，或非门单元输出端接与或非门单元控制端，与或非门单元输出端连接第一反相器输入端并输出异或运算结果，第一反相器输出端输出同或运算结果，二选一选通电路选通由或非门单元和与或非门单元组成的异或门单元或者由或非门单元和与或非门单元及第一反相器组成的同或门单元；

其中，

所述或非门单元包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，所述与或非门单元包括：第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管，

所述第一PMOS管的栅极接第一路输入信号，源极接电源，漏极接第二PMOS管源极，

所述第二PMOS管的栅极接第二路输入信号，漏极与第一NMOS管漏极及第二NMOS管漏极并接后作为或非门单元的输出端，

所述第一NMOS管的栅极接第一路输入信号，源极接地，

所述第二NMOS管的栅极接第二路输入信号，源极接地，

所述第三PMOS管的栅极接第一路输入信号，源极与第四PMOS管源极及第五PMOS管漏极连接，漏极与第四PMOS管漏极及第三NMOS管漏极以及第五NMOS管漏极并接后作为与或非门单元的输出端，

所述第四PMOS管栅极接第二路输入信号，

所述第五PMOS管的栅极与第五NMOS管栅极并接后作为与或非门单元的控制端，源极接电源，

所述第三NMOS管的栅极接第一路输入信号，源极接第四NMOS管漏极，

所述第四NMOS管的栅极接第二路输入信号，源极接地，

所述第五NMOS管的源极接地。

作为所述可实现异或门或者同或门复用的电路的进一步优化方案，所述二选一选通电路，包括：第二反相器、第三反相器、第一传输门、第二传输门，其中：

所述第三反相器的输入端接控制信号，输出端与第一传输门的一个控制端及第二传输门的一个控制端连接；

所述第一传输门的输入端接与或非门单元输出端，另一控制端接第二传输门的另一控制端，输出端接第二反相器输入端；

所述第二传输门的输入端接第一反相器输出端，输出端接第二反相器输入端；

所述第二反相器输出异或运算结果或者同或运算结果。

进一步的，所述可实现异或门或者同或门复用的电路中，所述第一反相器、第二反相器、第三反向器均为CMOS反相器，所述第一传输门、第二传输门均为CMOS传输门。

再进一步的，所述可实现异或门或者同或门复用的电路中，所述CMOS反相器，包括：一个PMOS管和一个NMOS管，PMOS管源极接电源，NMOS管源极接地，PMOS管栅极与NMOS管栅极并接后作为反相器的输入端，PMOS管漏极与NMOS管漏极并接后作为反相器的输出端。