[实用新型]具备自滤光功能的硅光电探测器芯片

说明书

技术领域

本实用新型涉及一种光电探测器芯片，尤其涉及一种具备自滤光功能的硅光电探测器芯片。

背景技术

硅的光谱响应范围为0.4～1.1μm，具体的响应峰值需视芯片光吸收层的厚度而定，通常在0.8～0.95μm之间，所以硅光电探测器对可见光和近红外光都能很好地吸收。

为提高硅光电探测器对某一使用波长的信噪比，就需使用相应波长的滤光系统来抑制硅光电探测器对使用波长以外的其它波长的光波的吸收；这一功能的实现，通常是由起光接收作用的光学系统来完成。

当硅光电探测器用于激光制导、引信等领域时，需要硅光电探测器具备较好的抗亮背景干扰的能力，现有技术中，常用于提高硅光电探测器抗亮背景干扰能力的手段有：

1）在光窗玻璃片的内表面或外表面上设置较薄的滤光片。这种解决方案存在如下缺陷：首先，由于受滤光片厚度影响，探测器芯片的光敏面与外环境之间的光路光程会发生改变，导致硅光电探测器的光学特性偏离设计值；其次，由于受滤光片透明度的影响，从光窗外观察芯片时，芯片表面图案人眼看不见，导致探测器安装在收接系统时，芯片中心很难识别，大大增加了以芯片中心为基准调节同轴度和方位角时的工艺对位操控难度；另外，滤光片设置在光窗玻璃片的内表面上时，需要考虑芯片与光窗玻璃片之间的间隔尺寸，有可能需要对整个封装结构都进行相应调整，十分麻烦。

2）器件封装好后，在光窗玻璃片的表面蒸镀干涉滤光膜。这种解决方案不仅仍然存在前述的“芯片表面图案不可视”的问题，而且还需要考虑管帽高度的技术要求：在某些波长应用条件下，管帽高度有严格的技术要求，这时就不能在封装好的光窗玻璃表面蒸镀干涉滤光膜；如果预先在光窗玻璃片上蒸镀干涉滤光膜，再进行封装，但是在熔封光窗玻璃片和管帽时的高温会破坏干涉滤光膜，导致干涉滤光膜失效；若不采用玻璃的熔封工艺，而采用粘接光窗玻璃片，器件的气密性又难以得到保证。

3）增加光电探测器芯片的PN结扩散层厚度，即增加“死层”。这只能降低芯片对可见光的短波部份的吸收，使短波截止到0.6μm左右有效，再增长截止波长，就需要更高的PN结扩散温度或更长的扩散时间，这又会对芯片总体特性及对使用波长的吸收造成不利影响。

实用新型内容

针对背景技术中的问题，本实用新型提出了一种制备自滤光功能的硅光电探测器芯片的方法。其创新在于：所述探测器芯片的光敏区表面蒸镀有干涉滤光膜层。

采用本实用新型方案后，起滤光功能的干涉滤光膜层直接形成于探测器芯片的光敏区表面，与镀膜光窗玻璃片相比，其厚度十分薄(约一微米)，对结构尺寸和光路光程几乎无影响，并且干涉滤光膜层位于芯片表面，不会受封装工艺影响，也不影响光窗玻璃片的透明度，只要在干涉滤光膜层上刻蚀芯片图案和对位中心标记，可以透过光窗玻璃片清楚地观察到，十分便于探测器安装时对同轴度和方位角进行调节；另外，由于探测器芯片自带了滤光功能，从缩小装置体积和重量的角度考虑，可不再在装置中设置起光接收作用的光学系统，若仍然将探测器与起光接收作用的光学系统结合，则可以实现两次滤光，其对非使用波长光波的抑制度是两次滤光过程所对应的抑制度的乘积（比如，若光学系统与干涉滤光膜层对非使用波长光波的抑制度均是1%，则经过两次滤光后，最后照射到探测器芯片上的非使用波长光波仅有照射到光学系统上的非使用波长光波的万分之一），这将大大增强探测器抗亮背景干扰的能力。

基于硅光电探测器芯片的公知性，以及考虑到本方案未对芯片上除干涉滤光膜层以外的其他功能层进行改动，故本文不再对芯片的具体结构进行赘述；本实用新型既可适用于单象限探测器芯片，也可适用于多象限探测器芯片。本领域技术人员应该清楚，基于本领域的常识，在具体应用本实用新型时，还应在干涉滤光膜层上刻蚀出电极孔，以便连接金属引线。

优选地，所述干涉滤光膜层由多层氧化硅膜层和氧化钛膜层组成，所述氧化硅膜层和氧化钛膜层交替层叠；现有技术中，镀在玻璃片上的干涉滤光膜层，一般也采用交替层叠氧化硅膜和氧化锆膜的方式来制作。

优选地，所述干涉滤光膜层外表面上刻蚀有十字形标记，所述十字形标记位于探测器芯片的几何中心。后续安装时，十字形标记即作为标记图案，以便于技术人员确定芯片的几何中心，将探测器的位置进行精心对位安装。

优选地，所述干涉滤光膜层外表面上刻蚀有探测器芯片划片道。当将本实用新型方案用于制作各种探测器时，划片道不仅作为划片操作时的标记线使用，而且在划片时不致破坏了干涉滤光膜。